西南科技大学数字电子技术实验二（SSI逻辑器件设计组合逻辑电路及FPGA实现 ）FPGA部分

一、实验目的     

1、掌握用SSI（小规模集成电路）逻辑器件设计组合电路的方法。

2、掌握组合逻辑电路的调试方法。

3、学会分析和解决实验中遇到的问题。

4、学会用FPGA实现本实验内容。

二、实验原理

包括：原理图绘制和实验原理简述

1、1位半加器

2、1位全加器

3、三变量多数表决器

4、1位二进制数比较器

当A>B,L1=1,L2=L3=0;

当A

当A=B,L2=1,L1=L2=0;

5、四变量多数表决器

三、程序清单（每条语句必须包括注释或在开发窗口注释后截图）

提示：多个设计按以下格式（打印时删除）

1、1位半加器

module halfadder

(

input A,B,

output S,Co

);

assign S = A^B;

assign Co = A*B;

endmodule

2、1位全加器

module fulladder

(

input A,B,C,