【FPGA】两位显示任意进制计数器（最高100进制）

        最近在搞数电实验，其中主要以FPGA去实现。关于这篇文章，主要也就是心血来潮想分享一下，实际上也没什么难度，所以就随便写写，顺便把原码发出来。有具体问题的话可以直接dd作者，看到了会回的。

        简单说明：
        1.本实验软件为“Quartus II”，选用“10M02SCM153C8G”核心板来实现
        2.若需要改进制，在“couter.v”所标注处，分别更改总体清零条件，各位清零条件，十位清零条件即可。其中需要更改的部分只有最后一位数字，是多少就改多少。注意：n进制实际上只显示到n-1，所以相应的清零条件就是n-1。
        3.文件见附件即可。
        4.引脚分配如下：

        5.关于其他基本配置这里就不做更多讲解了（主要没想着发，但是又心血来潮发了），需要请dd。
        6.可能哪一天又心血来潮准备开一个FPGA的专栏的话可能会回来把这篇详细化点。

        7、关于手机端上看不到附件这件事儿，我也不晓得咋整，实在不行就上电脑端看吧。

        以上，结束。