PCIe之LTSSM-Polling

LTSSM-Polling

PCIe设备在此状态下，Tx开始以2.5GT/s的速率发送TS1和TS2，Rx可以通过这些TS1和TS2实现如下操作：
1 Bit Lock
2 Symbol Lock或者Block Lock
3 Lane polarity inversion（如果需要）
4 通道可以支持的速率
5 Compliance test
具体的状态转换图如下：

Polling.Active子状态

进入Polling.Active

从Detect状态进入

在规范所限制的时间内，Tx在所有检测到Rx的通道上驱动DC共模电压。

从Polling.Compliance状态进入

如果在所有通道（Detect状态检测到Rx）的Rx检测到了EIEOS，则进入Polling.Active。Tx通过发送1024个TS1来退出Polling.Compliance。

处于Polling.Active

1 实现Bit Lock或者Symbol Lock。
2 Tx在所有连接的通道上最少发送1024个连续的TS1（Lane Numer 和Link Number为PAD），1024个TS1以Gen1的速率发送需要用64us的时间来实现Bit Lock和Symbol Lock。
注：由于两个PCIe设备在不同的时间退出Detect状态，所以它们之间交互TS1并不同步。

退出Polling.Active

退出到Polling.Configuration

如果出现以下条件之一，那么下一个状态为Polling.Configuration：
1 如果所有通道Tx至少发送了1024个TS1或者TS2，Rx收到了8个连续的TS1或者TS2，并且Lane Number和Link Number为PAD。
2 如果24ms超时后，满足以下条件：
（1）Rx在任意lane（检测到Rx）上收到8个连续的TS1或者TS2。
（2）Tx至少已经发送1024个TS1。
（3）所有检测到Rx的通道从进入Polling.Active状态开始至少要检测一次EIEOS（可以防止一个或者多个坏的Tx/Rx总停留在链路配置阶段）。

退出到Polling.Compliance

如果至少有一条Lane（检测到Rx）在进入Polling.Active后从未检测到EIEOS，则进入Polling.Compliancce（一条lane上的被动测试负载，比如电阻器，即可强制所有的lane进入Polling.Compliance）。

退出到Detect

如果任意lane上都没有接收到Link Number和Lane Number为PAD的TS1或者TS2，则退出到Detect。

Polling.Configuration子状态

进入Polling.Configuration

从Polling.Active进入

如果满足以下条件中的一个，即可进入Polling.Configuration：
1 Rx收到8个连续的TS1或者TS2，并且Lane Number和Link Number为PAD，并且Tx至少发送了1024个TS1。
2 24ms超时后，任意的lane（检测到Rx）Rx接收到8个连续的TS1或者TS2并且Lane Number和Link Number为PAD，并且Tx至少发送了1024个TS1。同时所有lane（检测到Rx）从进入Polling.Active开始至少检测到一次EIEOS（可以防止一个或者多个坏的Tx/Rx总停留在链路配置阶段）。

处于Polling.Configuration

1 如果Rx看到TS1/TS2的补码，它必须反转其差分输入对的极性。（如果对于TS1，Rx接收的是D21.5而不是D10.2；对于TS2，Rx接收的是D26.2而不是D5.2；那么Rx必须翻转其信号的极性）
注：极性翻转是一个强制性的功能，必须在所有的lane上独立实现。
2 Tx发送的TS2多于8个。

退出Polling.Configuration

退出到Configuration

如果Rx接收到8个连续的TS2（Link Number和Lane Number为PAD），并且接收到一个TS2后，Tx发送至少16个TS2，则退出到Configuration。

退出到Detect

48ms超时后退出到Detect状态。

Polling.Compliance子状态

进入Polling.Compliance

从Polling.Active状态进入

如果至少有一条Lane（检测到Rx）在进入Polling.Active后从未检测到EIEOS，则进入Polling.Compliancce（一条lane上的被动测试负载，比如电阻器，即可强制所有的lane进入Polling.Compliance）。

处于Polling.Compliance

在此状态下，要求PCIe设备在链路上生成一致性pattern。所选择的pattern要能产生相邻通道间的最大干扰情况并导致最大的EMI。（将测试设备连接到链路可用于测试EMI噪音、串扰、比特错误率BER等）
1 Tx在lane（检测到Rx）上输出pattern（由8b/10b符号K28.5、D21.5、K28.5和D10.2组成），发送首个符号必须将CRD设置成负。
2 不发送SKIP。

退出Polling.Compliance

退出到Polling.Active

在所有Lane（检测到Rx）检测到EIEOS时退出该状态，Tx通过发送1024个TS1来退出此状态。

参考书籍

1 PCI Express® Base Specification Revision 5.0 Version 1.0
2 PCI Express Technology Comprehensive Guide to Generations 1.x, 2.x, 3.0