FPGA引脚分配的问题

今天在做一个FPGA的实验时,在引脚分配时失败了,出现了如下报错:
FPGA引脚分配的问题_第1张图片
我当时分配的引脚是PIN_AE19,然而奇怪的是我之前并未分配这个引脚,我使用的开发工具是Quartus II 9.1 Web Edition,算个老版本了。
有的网站上的人给的建议是:
Also check Assigmnents->Device -> Device and Pin Options, there are options to allow some config pins to be used as user IO when configuration’s finished.
但这个建议可能不适合我这种版本,毕竟我这边的菜单不是这样的。

解决办法:把整个out的那个部分原先分的引脚重新删了,编译后再重新分引脚

你可能感兴趣的:(FPGA,fpga开发)