zynq7010/zynq7020系列FPGA的输入输出延时、建立保持时间（setup/hold）

zynq7010/zynq7020系列FPGA的输入输出延时、建立保持时间（setup/hold）

——zynq7000系列的建立保持时间需要从其开关特性手册中查询，本文参考了ds187手册中的相关内容，方便检索查询。

---

---

0 CLB Switching Characteristics – 逻辑块的开关特性

这个是我们一般最关心的FPGA内部寄存器的setup/hold time特性，-2等级的7020来到 0.09/0.14ns.

1. dram/d shift reg/ bram /bfifo

1.1 distributed ram:

1.2 distributed -shift register

1.3 block fifo/ram

频率：

时序：

2. IO特性

2.1 IOB Pad Input/Output/3‐State–引脚输入、输出buffer的延时

---

---

2.2 Input/Output Delay Switching Characteristics–输入输出延时特性

2.3 IO 逻辑开关特性

其他特性参考xilinx官网 ds187数据手册