RS触发器是时序电路中最基础的,所以务必学的透彻。
RS触发器,我们可以简单将它理解为一个存储单元,可以存储一位数据(0或者1)。
基本的RS触发器可以用两个 与非门 或者 或非门 实现:
此处我们利用两个 或非门 组成的RS触发器实验,先建立一个感性的认识,便于理解。
这个电路我们引出了 R端(橙色线),S端(灰色线);同时 Q 连接上面的LED灯,`Q 连接下面的 LED 灯,便于查看实验结果。
电路搭建完成后,直接上电(如上图),可以发现 LEDQ 一直处于闪烁,这是因为输入端(R,S)开路,电压确定原因导致的。
实验结果参照下图中的 “RS触发器 特征表”,Q=1 时偏上的LED亮,Q=0 时偏下的LED亮(因为`Q=1)
RS触发器 中的 R 表示 Reset(复位),S 表示 Set(置位)
在上面的 “RS触发器 特征表” 中:0 表示低电平,1 表示高电平。
对于 或非门 的 RS触发器,即:
所谓高电平有效,就是说某引脚施加高电平时,该引脚的功能就触发了
虽然 RS触发器 输出有 Q和`Q(它们的值反相),但是平时沟通时是以Q为默认,比如说 RS 触发器输出1,那么就是指 Q 输出 1
虽然组合逻辑电路能够很好地处理像加、减等这样的操作,但是要单独使用组合逻辑电路,使操作按照一定的顺序执行,需要串联起许多组合逻辑电路,而要通过硬件实现这种电路代价是很大的,并且灵活性也很差。为了实现一种有效而且灵活的操作序列,我们需要构造一种能够存储各种操作之间的信息的电路,我们称这种电路为时序电路。
组合电路和存储元件互联后组成了时序电路。存储元件是能够存储二进制信息的电路。存储元件在某一时刻存储的二进制信息定义为该时刻存储元件的状态。时序电路通过其输入端从周围接受二进制信息。时序电路的输入以及存储元件的当前状态共同决定了时序电路输出的二进制数据,同时它们也确定了存储元件的下一个状态。
触发器具备数据记忆功能,是时序电路的基本单元,触发器分为:RS触发器、T触发器、JK触发器、D触发器
触发器 学名 “双稳态多谐振荡器(Bistable Multivibrator)”,所谓 双稳态 就是能保持两种状态(0或1),触发器(Flip Flop)是一种可以存储电路状态的电子元件。最简单的触发器就是由两个 与非门 或者 或非门 实现,复杂一些的触发器有带 时钟段 和 D(Data)端。
触发器就是在常规的门电路的基础上加入了反馈,这样触发器就实现了存储数据的功能。这也是上面章节 “RS触发器实验” 的 RS触发器特征表 中第3条 “保持上一个状态” 的原因。
这点非常非常重要,同时也比较难理解;所谓存储数据,并不是像大家所想的直接把数据位刻在哪里,而是利用反馈的数据,这样 R端 或 S端 某个脚脱离高电平后然后再接入低电平时,输出的Q和`Q结果不会变化。
比如 R=0,S=1 时,Q输出为1;此时我们把 S 端 的脚和高电平断开(此时悬空了),由于 Q 反馈到N2(Q=1),所以 S 端断开后 N2 仍就输出 0,整个RS触发器输出保持不变。
在上面章节 “RS触发器实验” 的 RS触发器特征表 中第4条中我们有一个状态:“禁止、不稳的状态” 。这个状态是由当 R=1,S=1 时触发的。
虽然当 R=1,S=1 时 RS触发器 的电路也能达到一个稳定状态,但是在设计 RS触发器 的时候,就已经规定了 Q和`Q 必须是反相的,基于 RS触发器 的其他应用也默认 Q和`Q 是反相进行设计。
所以当 R=1,S=1 就是非法的。我们在编写或设计电路的时候就要规避这个情况。
还有一种情况就是当 R=1、S=1 近乎同时跳变到 R=0、S=0 时。虽然近乎同时,但实际:
由于无法确定R或S哪个先变为0,那么就会出现不稳定因素,这也是 R=1,S=1 非法的原因之一。
无论是或非门还是与非门:
禁止,不稳定的状态: