Synopsys VCS 和 VCS_MX的区别

Synopsys VCS
Synopsys VCS_MX

VCS-MX SUPPORT VERILOG,VHDL ,SV VCS SUPPORT VERILOG,SV
VCS-MX support simulation on Verilog as well as VHDL, VCS does not!

S家的仿真工具
VCS_MX为mixed hdl仿真器，支持vhdl+verilog+sv的混合仿真。
VCS则是纯verilog的。当然，目前vcs也是有sv支持的。
在feature上唯一的区别在于对vhdl的支持。当然，如果没有vhdl的设计或者验证还是VCS好些，速度快些。

vD，应该是synosys的编译版本编码。
VCS vD，VCS_MX也是有vD的，据说是基于不同的编译，具体详细区别就只有S家的r&d知道了。
用起来vA,vB,vC,vD,vE没感觉到什么区别