【INTEL（ALTERA）】Quartus无法为 F-Tile PMA/FEC Direct PHY 英特尔® FPGA IP启用锁定至参考 （LTR） 模式在，怎么办

说明

由于英特尔® Quartus® Prime Pro Edition 软件 23.1 及更早版本存在问题，无法为 F-Tile PMA/FEC Direct PHY 英特尔® FPGA IP启用锁定至参考 （LTR） 模式。

---

解决方法

对于使用 PAM4 的 PMA 类型 FGT 和采用 PAM4/NRZ 的 PMA 类型 FHT，没有变通办法。
但是，对于具有不归零 （NRZ） 的物理介质连接子层 （PMA） 类型 FGT，有一种解决方法可以在英特尔® Quartus® Prime 专业版软件 23.1 及更早版本中避免此问题。

以下步骤是信令通道设计的一个示例：

1. 在项目 .qsf 文件中添加以下 QSF 赋值：

• set_instance_assignment -name HSSI_PARAMETER “flux_mode=FLUX_MODE_BYPASS” -to rx_serial_data[0] -entity top

• set_instance_assignment -name HSSI_PARAMETER “flux_mode=FLUX_MODE_BYPASS” -to tx_serial_data[0] -entity top

• set_instance_assignment -name HSSI_PARAMETER “engineered_link_mode=ENABLE” -to rx_serial_data[0] -entity top

• set_instance_assignment -name HSSI_PARAMETER “engineered_link_mode=ENABLE” -to tx_serial_data[0] -entity top

• set_instance_assignment -name HSSI_PARAMETER “rx_adapt_mode=RX_ADAPT_MODE_STATIC_EQ” -to rx_serial_data[0] -entity top

注： 将 “rx_serial_data[0]”替换为您设计的接收器信号。

将“tx_serial_data[0]”替换为您设计的变送器信号。

将“top”替换为设计的顶层实体名称。

对于多车道设计，您应该为每个车道分配上述 5 个分配。

2. 重新编译 和编程您的设计。

3. 通过数据通路Avalon®内存映射接口，写入 CSR rx_ignore_locked2data值为 1'b1 的寄存器 0x818[0]

4. 断言 rx_reset

5. 通过 PMA Avalon内存映射接口， 写入 以下值为 1'b1 的寄存器：

• 0x41680[28]

• 0x41680[24]

• 0x41580[31]

• 0x41580[30]

6. 取消断言rx_reset