F-Tile

【INTEL（ALTERA）】为什么 F-tile Serial Lite IV FPGA IP 设计示例会失败

说明由于IntelAgilex®7FPGAI系列收发器-SoC开发套件的时钟控制器GUI存在问题，当您需要配置芯片Si5332的OUT1时钟频率时，您可能会发现F-tileSerialLiteIV英特尔®FPGAIP设计示例失败。这是因为此Si5332GUI存在问题;无法准确配置OUT1频率。如果您使用IntelAgilex®7FPGA系列收发器-SoC开发套件，您的设计使用Si5332OUT1时

神仙约架·2024-01-30 15:07

【INTEL（ALTERA）】F-Tile 25G 以太网 FPGA IP RX MAC IP 报告 FCS 错误？

说明当接收来自链路伙伴的外部流量时，F-Tile25G以太网英特尔®FPGAIPRXMACIP使用恢复时钟（o_clk_rec_div64）计时，观察到FCS错误，并且恢复的时钟可能超过ppm差异。在流量为0ppm的内部和外部环回中可能看不到此问题。解决方法要解决此问题，请使用系统时钟PLL输出，而不是恢复的时钟。在F-Tile25G以太网英特尔®FPGAIP中，ip文件夹/alt_e25_f_2

神仙约架·2024-01-18 08:07

【INTEL（ALTERA）】Quartus无法为 F-Tile PMA/FEC Direct PHY 英特尔® FPGA IP启用锁定至参考（LTR）模式在，怎么办

说明由于英特尔®Quartus®PrimeProEdition软件23.1及更早版本存在问题，无法为F-TilePMA/FECDirectPHY英特尔®FPGAIP启用锁定至参考（LTR）模式。解决方法对于使用PAM4的PMA类型FGT和采用PAM4/NRZ的PMA类型FHT，没有变通办法。但是，对于具有不归零（NRZ）的物理介质连接子层（PMA）类型FGT，有一种解决方法可以在英特尔®Quart

神仙约架·2024-01-16 12:40

【INTEL（ALTERA）】使用Intel Agilex7 F-Tile PMA/FEC Direct PHY IP时钟域会出现时序违规行为？

说明由于英特尔®Quartus®PrimeProEdition软件22.4及更早版本中的IntelAgilex®7设备F-TilePMA/FECDirectPHY多速率英特尔®FPGAIP存在问题，您可能会在以下时钟传输上看到时序违规：从时钟：*_auto_tiles|*__reset_controller_src_divided_osc_clk目标时钟：*_auto_tiles|*|hdplda

神仙约架·2024-01-14 06:41

【INTEL（ALTERA）】同时使用 R-tile 和 F-tile 的 Intel Agilex7 时，VCCH_SDM电压设置为多少？

说明使用同时具有R-tile和F-tile的IntelAgilex®设备时，将0.9V连接到VCCH_SDM。

神仙约架·2024-01-05 21:24

【INTEL（ALTERA）】为什么 BurstMin 增强调度在 F-tile Interlaken 英特尔® FPGA IP中没有按预期工作?

说明由于英特尔®Quartus®PrimeProEdition软件22.4及更早版本存在问题，数据包模式的BurstMin增强调度无法在F-tileInterlaken英特尔®FPGAIP中按预期工作。解决方法要在英特尔®Quartus®Prime专业版软件版本22.4及更早版本中解决此问题，您可以将Burst_min_in设置为4'b0000。否则，如果不需要BurstMin调度，您可以切换到分

神仙约架·2023-12-31 11:32

【INTEL（ALTERA）】 quartus 使用Intel Agilex7 F-Tile 变体的以太网子系统 IP示例时仿真和硬件中都无法正常运行1

现象为什么具有40GbE、50GbE或100GbE端口的IntelAgilex®7F-Tile变体的以太网子系统英特尔®FPGAIP示例设计且客户端接口参数设置为“MACAvalonST”，在仿真和硬件中都无法正常运行？说明由于英特尔®Quartus®Prime专业版软件23.4版本存在问题，面向具有40GbE、50GbE或100GbE端口且客户端接口参数设置为MACAvalonST的IntelA

神仙约架·2023-12-21 08:45

【INTEL（ALTERA）】 quartus使用 F-tile IP 的 Cadence Xcelium* 和 Synopsys VCS* 模拟器上看到详细阐述错误英特尔® FPGA

说明由于英特尔®Quartus®PrimeProEdition软件23.3和23.2版本的更改，在使用CadenceXcelium*和SynopsysVCS*模拟器详细阐述时，您可能会看到以下错误：SynopsysVCS*模拟器错误-[ICPD_INIT]非法组合驱动程序/eda/sim_lib/synopsys/ctfb_hssi_atoms_ncrypt.sv、4246150CadenceXc

神仙约架·2023-12-21 08:45

【INTEL（ALTERA）】 quartus 在 F-Tile 以太网多速率英特尔® FPGA IP同时启用了自动协商和链路训练时生成严重警告

说明由于英特尔®Quartus®Prime专业版软件版本23.4存在问题，包含启用ANLT的F-Tile以太网多速率英特尔®FPGAIP的动态重新配置项目将生成严重警告。

神仙约架·2023-12-21 08:12

【INTEL（ALTERA）】 quartus使用 F-Tile IP 时显示xmelab： *E，CUVIMG怎么办

说明由于英特尔®Quartus®Prime专业版软件23.4版存在一个问题，IntelAgilex®7F-TileIP在使用CadenceXcelium*模拟器时可能会显示细化时间错误，类似于以下错误：xmelab：*E，CUVIMG（/libraries/megafunctions/ftileb_ag_v0.sv，624316）：分层名称中不允许使用隐式名称。解决方法要解决此问题，请使用以下特定

神仙约架·2023-12-16 12:34

【INTEL（ALTERA）】 quartus 专业版软件 23.4 中模拟以太网子 FPGA IP 时p_ss_app_st_tx_ready 信号变为 X

说明由于英特尔®Quartus®Prime专业版软件23.4中存在一个问题，在以太网子系统英特尔®FPGAIP的F-Tile变体上选择了启用前导码直通参数IntelAgilex®7在40GbE或50G

神仙约架·2023-12-15 18:32

【INTEL（ALTERA）】 quartus F-Tile HDMI 英特尔 FPGA IP设计示例无法正常工作怎么办

项目场景：quartusF-TileHDMI英特尔FPGAIP设计示例无法正常工作。原因分析：由于英特尔®Quartus®PrimeProEdition软件版本22.4中存在一个问题，对SystemPLLIP的更改导致rx_tmds_clk无法切换/保持在较低水平。如果此时钟无法正常工作，最小化转换差分信号（TMDS）模式将无法工作。解决方案：对于英特尔®Quartus®PrimeProEditi

神仙约架·2023-12-14 22:55

推荐频道