提高Xilinx FPGA Flash下载速度

最近在编写完FPGA逻辑,成功生成.bin文件后,可以通过Vivado软件进行设置,提高烧写速度。操作如下:

(1)布局布线完成后,点击Open Implementation。

提高Xilinx FPGA Flash下载速度_第1张图片

(2)点击Tool-----> Edit Device Properties...

提高Xilinx FPGA Flash下载速度_第2张图片

(3)General ----->Enable Bitstream Compression ----->TRUE,选择压缩数据流,提高下载速度。

提高Xilinx FPGA Flash下载速度_第3张图片

(4)Configuration -------> Configuration Rate(MHz),可以选择较大的CCLK时钟值。(如果配置I/O PCB布线不佳,较大的时钟可能会导致FLASH烧写失败,此时需要降低CCLK时钟

提高Xilinx FPGA Flash下载速度_第4张图片

点击OK,并点击“保存”菜单,保存当前配置。

提高Xilinx FPGA Flash下载速度_第5张图片

打开.xdc约束文件,我们可以看到新增以下内容:

提高Xilinx FPGA Flash下载速度_第6张图片

完成以上操作,重新生成bit文件及bin文件即可实现加快FLASH烧写速度。

提高Xilinx FPGA Flash下载速度_第7张图片

欢迎关注FPGA技术实战公众号,喜欢就多多转发吧!

你可能感兴趣的:(Xinx,FPGA硬件设计,Vivado,fpga开发,硬件设计,FPGA)