FPGA时序分析与时序约束(Vivado)

FPGA时序分析与时序约束(Vivado)

  • (1)内部资源
  • (2)传输模型分析(寄存器到寄存器)
  • (3)时序约束操作
    • 1 约束主时钟
    • 2 约束衍生时钟
    • 3 设置时钟组
  • (4)查看报告

(1)内部资源

后缀L的这个单元中,会生成锁存器
FPGA时序分析与时序约束(Vivado)_第1张图片
FPGA时序分析与时序约束(Vivado)_第2张图片

查看布线
FPGA时序分析与时序约束(Vivado)_第3张图片
定位线路
FPGA时序分析与时序约束(Vivado)_第4张图片

(2)传输模型分析(寄存器到寄存器)

时间分析,还要考虑数据变化的建立时间与保持时间
FPGA时序分析与时序约束(Vivado)_第5张图片
FPGA时序分析与时序约束(Vivado)_第6张图片
FPGA时序分析与时序约束(Vivado)_第7张图片

经过图上计算可得公式 :
Tsu裕量 = (Tskew + 时钟周期 - Tsu) - (Tco + Tdelay)
Thd裕量 = Tco + Tdelay - Thd
两个时间都大于0,才能保证系统不产生亚稳态。
建立时间裕量、组合逻辑延时决定时钟最高频率

一级逻辑级数延迟约为0.4ns

(3)时序约束操作

1 约束主时钟

FPGA时序分析与时序约束(Vivado)_第8张图片

FPGA时序分析与时序约束(Vivado)_第9张图片

FPGA时序分析与时序约束(Vivado)_第10张图片

结果

FPGA时序分析与时序约束(Vivado)_第11张图片
FPGA时序分析与时序约束(Vivado)_第12张图片

2 约束衍生时钟

FPGA时序分析与时序约束(Vivado)_第13张图片

FPGA时序分析与时序约束(Vivado)_第14张图片

FPGA时序分析与时序约束(Vivado)_第15张图片

结果
FPGA时序分析与时序约束(Vivado)_第16张图片

3 设置时钟组

FPGA时序分析与时序约束(Vivado)_第17张图片
FPGA时序分析与时序约束(Vivado)_第18张图片

(4)查看报告

  1. 查看统计
    FPGA时序分析与时序约束(Vivado)_第19张图片

  2. 有问题分析路径
    FPGA时序分析与时序约束(Vivado)_第20张图片
    FPGA时序分析与时序约束(Vivado)_第21张图片
    3.查看详细计算过程
    FPGA时序分析与时序约束(Vivado)_第22张图片
    FPGA时序分析与时序约束(Vivado)_第23张图片

你可能感兴趣的:(FPGA,fpga开发,时序分析与约束)