FPGA光纤Aurora_8B_10B

本章基于Vivado开发工具中Aurora的IP核进行验证。

本章包括了光纤眼图的验证、单个Aurora核下板验证、两个Aurora核下板验证。

光纤接口眼图验证

FPGA光纤Aurora_8B_10B_第1张图片

        在协议的选项中,本次实验采用的是 Custom (自定义模式)。 Line Rate (行速率)选项在 QPLL/CPLL 都支持的情况下带宽为 0.6 Gb/s 6.5Gb/s ,本次实验选择了带宽 3.125Gb/s 。米联客 发板的输入的差分时钟为 156.250Mhz,所以这里的参考时钟设为 156.250Mhz。这里的 PLL Used 选项中本次实验选 择了 PLL0

你可能感兴趣的:(基于Verilog实现算法,fpga开发)