vivado 时钟规划

时钟规划

在时钟规划中,您可以确定如何使用AMD设备上的各种时钟资源在设备上分配时钟。AMD设备被细分为的列和行时钟区域。时钟区域包含CLB、DSP片、块RAM、互连和相关计时资源。时钟区域的大小和内容因设备类型而异。例如,在AMD UltraScale™ 器件,时钟区域跨越60个CLB、24个DSP片和12个块RAM在其中心具有水平时钟脊(HCS)。在7个串联设备中,时钟区域跨越50CLB和1个I/O组,包括50个I/O,中心有一个水平时钟行(HROW)。系统时钟或板时钟是通过输入端口或千兆收发器输出引脚。每个I/O组都包含具有时钟功能的输入引脚,以使系统时钟到设备上并进入时钟路由资源。与专用时钟配合使用缓冲器,具有时钟功能的输入引脚将系统时钟带到:

•全局时钟线

•同一I/O组和相邻I/O组内的I/O时钟线

•同一时钟区域和垂直相邻时钟区域内的区域时钟线

•时钟管理瓦片(CMT)

注意:您可以使用create_clock Tcl命令定义主时钟。有关的更多信息create_clock命令,请参阅Vivado Design Suite Tcl命令参考指南(UG835)。使用合成或实现的设计时,可以手动放置全局和区域时钟相关逻辑,如BUFGTRL、MMCM、BUFR和IDELAYCTRLs,使用时钟资源窗口。您也可以在设备窗口中手动放置时钟逻辑。设备窗口中会显示所有设备特定资源的适当逻辑站点。有关时钟计划的更多信息,请参阅以下时钟资源用户之一指南,具体取决于您的设备。

•7系列FPGA时钟资源用户指南(UG472)

•《UltraScale体系结构时钟资源用户指南》(UG572)

建议:AMD建议您在选择引脚输出之前选择时钟资源。这是因为时钟选择可以指定特定的引脚输出,也可以指导的逻辑放置这种逻辑。正确的计时选择可以产生卓越的结果。

提示:AMD Vivado™ 工具在实施过程中自动处理时钟规划。那你就可以了使用交互式时钟规划手动解决时钟问题。

定位逻辑单元

要定位要放置在设备上的逻辑单元,请执行以下操作:

1.选择编辑 → 发现

2.在“查找”对话框的“查找”字段中指定“单元格”,然后定义查找的条件特定的一个或多个逻辑单元。

3.从“查找结果”窗口,将逻辑单元拖动到“时钟资源”窗口或要分配给相应设备资源的设备窗口。

注意:有关更多信息,请参阅“在Vivado Design Suite用户指南中查找对象:使用”一节Vivado IDE(UG893)。

提示:您还可以定位设备上的物理资源,如全局时钟缓冲区,用于放置逻辑细胞。在“查找”字段中指定站点,并根据需要定义条件。在“查找结果”中选择一个结果窗口中高亮显示“时钟资源”窗口或“设备”窗口中的物理设备资源。

在设备窗口中放置时钟逻辑

要手动放置时钟逻辑:

1.在设备窗口中,缩放以定位要放置逻辑的适当设备站点。

2.选择“单元格拖放模式”工具栏按钮,然后选择“创建场地约束”

模式

3.从“查找结果”、“原理图”、“网表”或“I/O端口”窗口中选择要放置的逻辑单元,

并将其拖动到“设备”窗口中的相应设备资源上。

你可能感兴趣的:(fpga开发)