(电工基地笔记)Vivado 2014.2 validation fails[IP_Flow 19-3478]

错误背景:

为microblaze添加AXI4外设(IP核)出现错误


错误信息:

[IP_Flow 19-3478] Validation failed for parameter 'My M00_A00_ADDR_WIDTH(M00_A00_ADDR_WIDTH)' with value '16' for BD Cell '/hier_periph/microblaze_0_axi_periph/xbar'. PARAM_VALUE.M07_A00_BASE_ADDR overlaps with address segment PARAM_VALUE.M06_A00_BASE_ADDR

今天我欢天喜地地准备搞好DDS的IP核,然后在SDK后面调试的。结果代码搞好了,出现这个恼人的错误。

Google了一下错误原因,发现早就有人出现过这个问题,翻看了一下xilinx论坛回复,大致说是vivado自动连接导致的问题

但是解决办法似乎非常复杂,什么DDR3和microblaze连线设置什么的

问了学长也没有结果,于是自己重复错误,发现一个奇怪的现象,为什么每次删除IP核,再次自动连接,就多出几个端口?!
(电工基地笔记)Vivado 2014.2 validation fails[IP_Flow 19-3478]_第1张图片
原来是自动连接搞的鬼!,每次自动连接我都全部勾选,M07、M06一起连接了,结果就报错!

解决办法:重新连接,千万别勾选上面两个选项!!
(电工基地笔记)Vivado 2014.2 validation fails[IP_Flow 19-3478]_第2张图片

教训:
1.遇到问题自己仔细查看error

2.选择Google查找问题解决办法



ok!搞定,可以去吃饭了。。。。。。我的模电和复变函数与积分变换预习还没做呢,加油



你可能感兴趣的:(vivado,FPGA,fpga,vivado,debug,microblaze)