【转载】高速信号关键信号的布线要求

                                                                       关键信号的识别

    关键信号通常包括以下信号：时钟信号（*CLK*）,复位信号（*rest*,*rst*）, JTAG信号(*TCK*)

                                                               部分关键信号布线要求汇总

一、时钟信号布线要求

    在数字电路设计中，时钟信号是一种在高态与低态之间振荡的信号，决定着电路的性能。时钟电路在数字电路中点有重要地位，同时又是产生电磁辐射的主要来源。时钟的处理方法也是在PCB布线时需要特别重视的。在一开始就理清时钟树，明确各种时钟之间的关系，布线的时候就能处理得更好。并且时钟信号也经常是EMC设计的难点，需要过EMC测试指标的项目尤其要注意。

    时钟线除了常规的阻抗控制和等长要求外，还需要注意以下问题：

1. 时钟信号尽量选择优选布线层。

2. 时钟信号尽量不跨分割，更不要沿着分割区布线。

3. 注意时钟信号与其他信号的间距，至少满足3W。

4. 有EMC要求的设计，较长的时候线尽量选择内层布线。

5. 注意时钟信号的端接匹配。

6. 不要采用菊花链结构传送时钟信号，而应采用星型结构，即所有的时钟负载直接与时钟功率驱动器相互连接。

7. 所有连接晶振输入/输出端的导线尽量短，以减少噪声干扰及分布电容对晶振的影响。

8. 晶振电容地线应使用尽量宽而短的导线连接至器件上；离晶振最近的数字地引脚，应尽量减少过孔。

9. 在数字电路中，通常的时钟信号都是边沿变化快的信号，对外串扰大。所以在设计中，时钟线宜用地线包围起来并多打地线也来减少分布电容，从而减少串扰；对高频信号时钟尽量使用低电压关分时钟信号并包地方式，需要注意包地打孔的完整性。

二、模拟信号布线要求

    模拟信号的主要特点是抗干扰性差，布线时主要考虑对模拟信号的保护。

    对模拟信号的处理主要体现在以下几点：

1. 为增加其抗干扰能力，走线要尽量短。

2. 部分模拟信号可以放弃阻抗控制要求，走线可以适当加粗。

3. 限定布线区域，尽量在模拟区域内完成布线，远离数字信号。

三、接口类信号布线要求

    常见的接口有RJ-45、USB、HDMI等，有高速的也有低速的，在此举一个最常见的接口—网口的处理方式。

    在布线方面除了需要遵循高速差分的布线原则外还需要注意。

1. RJ-45本身接机壳地（保护地PGND)，此地平面要从变压器下面开始与单板内部数字地隔离，变压器中间对应的所有层建议掏空。

2. 所有外来信号都不得在变压器下方布线，更不允许信号从初、次级间穿过。

 

 

作者：快点PCB
链接：https://www.jianshu.com/p/9ba1b6cc7cdd
来源：简书