MTK6983/MT6983天玑9000芯片详细性能参数_MTK联发科5G方案定制

联发科MT6983旗舰5G移动平台处理器集成了蓝牙、FM、WLAN 和 GPS 模块，是一个高度集成的基带平台，集成了调制解调器和应用处理子系统，可支持 LTE/LTE-A/NR 和 C2K 智能手机应用。 该芯片集成了四个 Arm® Matterhorn (ELP) 内核、四个 Arm® Klein 内核和强大的多标准视频编解码器。 此外，还包括一组广泛的接口和连接外围设备，用于连接相机、触摸屏显示器和 UFS/MMC/SD 卡。

应用处理器是多核 Arm® Matterhorn、Arm® Klein，配备 NEON 引擎，提供支持最新 OpenOS 及其要求苛刻的应用程序（如网页浏览、电子邮件、GPS 导航和游戏）所需的处理能力。

所有内容都可以在高分辨率触摸屏显示器上查看，并通过 2D 和 3D 图形加速增强图形。

还集成了多标准视频加速器和先进的音频子系统，以提供先进的多媒体应用和服务，例如流音频和视频、多种解码器和编码器。

高性能 CPU、DSP 和硬件协处理器相结合，提供强大的调制解调器子系统，能够支持 NR Sub6、LTE Cat 19、24 类 HSDPA 下行链路和 7 类 HSUPA 上行链路数据速率，以及 12 类 GPRS、EDGE。

MTK6983还包含无线通信设备，包括WLAN、蓝牙和GPS。 MT6983 将四种先进的无线电技术集成到一个芯片中，提供了业界最好、最方便的连接解决方案。

提高了手机和媒体平板电脑上同时传输语音、数据和音频/视频的整体质量。占地面积小、功耗低，大大减少了 PCB 布局资源。

MT6983 集成的亮点功能： 

• 1 个 Arm® Matterhorn-ELP 内核，工作频率 > 2.85GHz

• 3 个 Arm® Matterhorn 内核，工作频率 > 2.4 GHz

• 4 个 Arm® Klein 内核，运行频率为 1.8 GHz

• LPDDR5/LPDDR5X 高达 24 GB（4 个通道，16 位数据总线宽度）

• 内存时钟高达 LPDDR5-6400/LPDDR5X-7500

• LTE cat-19 4x4 MIMO

• NR Sub6 3CC，带宽 300 MHz

• 嵌入式连接系统，包括 WLAN/BT/FM/GPS

• 分辨率高达 QHD+ (1,440 x 3,360)

• OpenGL ES 3.2 3D 图形加速器

• ISP 支持80 MP @30 fps。

• AV1 8K @30 fps 解码器

• HEVC 8K @30 fps 解码器

• HEVC 4K @60 fps 编码器

• 语音编解码器（FR、HR、EFR、AMR FR、AMR HR 以及宽带 AMR 和 EVS_WB）

MT6983平台功能： ​​​​​​​

• 一般的

− 智能手机、2 个 MCU 子系统架构

− 支持UFS启动

− 支持LPDDR5/LPDDR5X

• AP MCU 子系统

− 1 个 Arm® > 2.85 GHz Matterhorn-ELP 内核，具有 64 KB L1 I 高速缓存、64 KB L1 D 高速缓存和 1 MB L2 高速缓存

− 3 个 Arm® > 2.4 GHz Matterhorn 内核，每个内核具有 64 KB L1 I 缓存、64 KB L1 Dcache 和 512 KB L2 缓存

− 4 个 Arm® 1.8 GHz Klein 内核，每个内核具有 64 KB L1 I 缓存、64 KB L1 D 缓存和 256 KB L2 缓存（2 个 Klein 内核共享 512 KB L2 缓存）

− 共享 8 MB 三级缓存

− NEON 多媒体处理引擎，支持 SIMDv2/VFPv4 ISA

− DVFS技术，Matterhorn-ELP内核的自适应工作电压为0.65V至1.05V，Matterhorn内核和Klein内核的自适应工作电压为0.55V至1.05V

• 用于 CV 和 NN 的 MediaTek 视觉处理器单元 (MVPU)

− 顶级性能：Fix8：高达 2.3 TOPS； Fix16：高达 0.56 TOPS； FP16：高达0.56 TOPS； FP32：高达 0.14 TOPS

− C、OpenCL 和 Halide 编程语言

− 用于自动归档和融合的先进软件框架

− 增强CV/NN算法的数据共享

− 用于特殊操作的本机超越函数

− 矢量FPU支持高精度要求的应用

− 512 KB 本地内存（L1 内存）

• 联发科技深度学习加速器 (MDLA)，支持高性能和高功效的神经网络应用

− 顶级性能：8(A) x 8(W) 16.4 TOPS、16(A) x 8(W) 8.2 TOPS、16(A) x 16(W) 4.1 TOPS、FP16/BF16 4.1 TOPS

− 同步流水线硬件功能块（CONV/ACT/POOL/EWE/BILINEAR）

− 支持稀疏感知卷积以跳过冗余 MAC 周期

− 增强层融合，进一步减少 DRAM/TCM 内存带宽

− 支持Android NN非对称量化数据格式

− 支持压缩激活和权重，以减少 DRAM BW

• APUSYS 中的内存子系统

− 第二级数据内存：基于场景的分配策略，最大8 MB

− eDMA 减少数据传输的额外时间

• MD MCU 子系统

− 高性能多核和多线程处理器架构

− 高性能AXI总线接口

− 用于外设数据传输的通用 DMA 引擎和专用 DMA 通道

− 用于时钟门控控制的电源管理

• MD 外部接口

− 双 SIM/USIM 接口

− 与射频和无线电相关外设（天线调谐器、PA 等）的接口引脚

• 安全

− Arm® TrustZone® 安全

• 外部存储器接口

− LPDDR5/LPDDR5X 高达 24 GB（4 个通道，16 位数据总线宽度）

− 内存时钟高达 LPDDR5-6400/LPDDR5X-7500

− 自刷新/部分自刷新模式

− 低功耗运行

− 内存控制器 I/O 焊盘的可编程转换速率

− 双列存储设备

− 先进的带宽仲裁控制

• 外围设备

− PCIe 2 端口，具有 Gen3 1-lane RC 模式

− USB 1 个端口支持 USB 3.0 主机/设备模式或 USB2.0 OTG 模式，1 个端口支持 USB2.0 OTG 模式

− UFS 3.1 2 通道

− 4个UART用于调试和应用

− 8个SPI主机用于外部设备，其中1个支持QSPI

− 9个I2C/5个I3C用于控制外围设备，例如CMOS图像传感器、LCM或FM接收器模块

− 最多4 个 PWM 通道（取决于系统配置和 I/O 使用情况）

− GPIO

− 1组存储卡控制器，支持SDIO 3.0协议

• 运行条件

− 核心电压：0.55~0.75V

− 输入/输出电压：1.8V

− 液晶模组接口：1.8V

− 时钟源：26 MHz、32.768 kHz

• 封装

− 类型：HBPOP

− 14 毫米 x 14 毫米

− 高度：典型值。 0.59 毫米（顶部不带 DRAM）

− 球数：977 球

− 球间距：0.35 毫米

MT6983调制解调器的特点：​​​​​​​

• NR

− 3GPP EN-DC 选项 3/3a/3x

– 3GPP SA选项2

− FDD/TDD 下行链路高达 7.01 Gbps，上行链路高达 2.5 Gbps

− 支持下行载波聚合（CA）：每个分量载波（CC）5100 MHz RF 带宽，最多 3CC，总带宽 300 MHz

− 支持上行链路载波聚合 (CA)：每个分量载波 (CC) 5100 MHz RF 带宽，最多 2CC，总带宽 200 MHz

− 支持SCS 15/30 kHz

− 支持下行/上行256 QAM

− 支持下行4x4 MIMO和上行2x2 MIMO

• LTE

− FDD/TDD 下行链路高达 1.6 Gbps，上行链路高达 211 Mbps

− 下行载波聚合（CA）能力； 每个分量载波 (CC) 具有 1.420 MHz RF 带宽，最多 5 个 CC

− 上行带内载波聚合（CA）能力； 每个分量载波 (CC) 具有 1.420 MHz RF 带宽，最多 2 个 CC

− 支持下行/上行256 QAM

– 每个分量载波4x2下行SU-MIMO

− 每个分量载波的下行MU-MIMO

− 支持MBMS

− 上行CoMP能力

− 先进的干扰消除

▪ PDCCH pIRC

▪ 基于CRS的PDSCH

▪ 基于 DMRS 的 Co-UE

− 发射天线选择

• 3G UMTS FDD 支持的功能

− 3G调制解调器支持3GPP Release 7和Release 8中的大多数主要功能

− CPC（CELL_DCH 中的 DTX、UL DRX DL DRX）、HSSCCH-less、HS-DSCH

− 双电池操作

− MAC-ehs

− URA_PCH 和 CELL_PCH 中的 2 个 DRX（接收器分集）方案

− 上行链路猫。 7 (16 QAM)，吞吐量高达 11.5 Mbps

− 下行链路猫。 24（64 QAM，双小区 HSDPA），吞吐量高达 42.2 Mbps

− 快速休眠

− ETWS

− 网络选择增强

− 发射天线选择

• 无线电接口和基带前端

− IQ 数据通过 RF 和基带芯片之间的高速串行接口 (DigRF)

− 具有自适应增益控制的可编程无线电接收滤波器

− 用于 FB 采集的专用 Rx 滤波器

− 具有可编程驱动强度的基带并行接口（BPI）和MIPI RFFE接口

− 支持多频段

• GSM 调制解调器和语音编解码器

− 拨号音生成

− 降噪

− 回声抑制

− 先进的侧音振荡抑制

− 具有可编程增益的数字侧音发生器

− 2 个可编程声学补偿滤波器

− 用于自适应多速率 (AMR)、增强型全速率 (EFR)、全速率 (FR) 和半速率 (HR) 的 GSM 四路声码器

− GSM 信道编码、均衡和 A5/1、A5/2 和 A5/3 加密

− GPRS GEA2 和 GEA3 加密

− 可编程 GSM/GPRS/EDGE 调制解调器

− 采用 CS1/CS2/CS3/CS4 编码方案的分组交换数据

− GSM电路交换数据

− GPRS/EDGE 12 类

− 支持SAIC（单天线干扰消除）技术

− R9 规范中的 VAMOS（一个插槽上自适应多用户通道的语音服务）技术

− 发射天线选择

− RF双天线接收

• CDMA2000 调制解调器接口

− 支持 CDMA2000 1xRTT（版本 0）和 CDMA2000 HRPD/1xEV-DO 修订版 0 和 A

− 前向和反向链路支持最大 1x 数据速率 153.6 kbps，前向链路支持 3.1 Mbps 的 DO 数据速率，反向链路支持 1.8 Mbps

− 1x 和 HRPD 之间的混合操作

− 支持同时混合双接收器(SHDR)

− 支持1x分集

− 支持SRLTE

− 发射天线选择

---

更多资料技术了解，可到 •  新移科技技术论坛 - Powered by Discuz!