RISC-V架构生态及相关学习记录

从网络整理，仅供自己学习

_____________________________________________________________________________

1.RISC-V架构的两个特性

RISC-V，第五代精简指令处理器。

RISC-V指令集，可以在理解上类比于主流商用Inter的x86，ARM的指令集，用于CPU读取、翻译从而指挥计算机进行相应操作。它在RISC（基于精简指令集计算）的原理上不断发展，建立起完全开源的ISA架构（开放指令架构）。

与x86、ARM这种成熟的商业架构相比，RISC-V指令集成除开源之外，另一个最大的优势就是其模块化的架构：根据具体场景选择指令集中模块的组合，以最小的系统代价满足不同应用。譬如针对于小面积低功耗嵌入式场景，用户可以选择 RV32IC 组合的指令集，仅使用 Machine Mode（机器模式）；而高性能应用操作系统场景则可以选择譬如 RV32IMFDC 的指令集，使用 Machine Mode（机器模式）与 User Mode（用户模式）两种模式。而他们共同的部分则可以相互兼容。

短小精悍的架构以及模块化的哲学，使得 RISC-V 架构的指令数目非常的简洁。基本的 RISC-V 指令数目仅有 40 多条，加上其他的模块化扩展指令总共几十条指令，但基于RISC-V指令集架构可以设计服务器CPU、家用电器CPU、工控CPU和传感器中的CPU，应用前景十分广泛。

2.RISC-V指令集特性

2.1 模块化的指令集

RISC-V模块化的意义在于它是由一个强制性的基本ISA和许多ISA扩展组成。

RISC-V的指令集使用模块化的方式进行组织，每一个模块使用一个英文字母来表示。

RISC-V最基本也是唯一强制要求实现的指令集部分是由I字母表示的基本整数指令子集，使用该整数指令子集，便能够实现完整的软件编译器。

基本指令集	指令数	描述
RV32I	47	32位地址空间与整数指令，支持32个通用整数寄存器
RV32E	47	RV32I的子集，仅支持16个通用整数寄存器
RV64I	59	64位地址空间与整数指令，及一部分32位的整数指令
RV128I	71