verilog中的阻塞赋值和非阻塞赋值的仿真

提示:文章写完后,目录可以自动生成,如何生成可参考右边的帮助文档

文章目录

  • 前言
  • 一、阻塞赋值语句
  • 二、非阻塞赋值语句
  • 总结





前言

       Verilog中的赋值语句类型主要分为两类,阻塞赋值语句和非阻塞赋值语句,关于赋值赋值语句和非阻塞赋值语句的区别,下面我们将通过实际代码以及仿真结果来进行形象的讲解。




一、阻塞赋值语句

       阻塞赋值操作实质上是一次性连续完成的,即计算等号右边变量(或表达式)的值并立即赋值给等号左边的变量。

       其中阻塞的含义为在同一个always块中,当前赋值语句正在执行时,禁止其后的所有其他赋值语句的执行。只有当前赋值语句执行完成后,其后的赋值语句才能被执行。

      下面设计了一个简单的数字电路,

功能:(1)当有复位信号(rst=0时),

你可能感兴趣的:(Verilog数字电路设计,verilog,systemverilog)