关于这个博客:FPGA设计与验证笔记

准备写点关于FPGA设计与验证的流水账,当做笔记。

软件环境:Vivado,QuestaSim;

设计语言:VerilogHDL;

验证语言:SystemVerilog,TCL;

验证环境:UVM/OVM;


希望自己能长期坚持。


你可能感兴趣的:(FPGA)