VHDL变量,信号

变量必须在process内 变量不会在电路中出现,仅仅是为了编程方便。

而信号必须在architecture内,并且会出现在电路中。

你可能感兴趣的:(VHDL变量,信号)