设计与Verilog实现