Cadence_OrCAD

EDA软件_Cadence_OrCAD Capture层次式电路设计

概述层次式电路设计（HierarchicalDesign）：通常是在设计比较复杂的电路和系统时采用的一种自上而下的电路设计方法，即首先在一张图纸上设计电路总体框图，然后再在另外层次图纸上设计每个框图代表的子电路结构，下一层次中还可以包括框图，按层次关系将子电路框图逐级细分，直到最低层次上为具体电路图，不再包括子电路框图。层次式原理图设计的两种方法：自下而上（Bottom-Up）和自上而下（Top-
黑崎江·2020-06-22 20:27

EDA软件_Cadence_OrCAD Capture DRC 警告分析

大多数DRCwarning甚至某些error可以忽略不计，不影响生成网表，但是要想成为一名成熟的电子工程师，你可以忽略某些错误，但是必须懂得为什么会产生这些错误，如何消除掉这些错误，这样才能控制这些错误的作用范围，不致影响系统整体的设计。WARNING(ORCAP-1829):PossiblepintypeconflictU8,DQ9/DQU1BidirectionalConnectedtoPow
黑崎江·2017-07-19 10:21

EDA软件_Cadence_OrCAD Capture常用快捷键

应用环境快捷键说明CISExploreCtrl+Tab切换到原理图页面而不关闭CISExploreCISExploreCtrl+Shift+Tab切换到原理图页面而不关闭CISExplore原理图页面编辑CTRL+A全选所有原理图页面编辑B放置总线BUS原理图页面编辑E放置总线BUS的分支Entry原理图页面编辑F放置电源符号原理图页面编辑G放置GND符号原理图页面编辑J放置连接点原理图页面编辑N
黑崎江·2017-02-20 11:08
上一页 1 下一页
按字母分类： ABCDEFGHIJKLMNOPQRSTUVWXYZ其他