推荐： Xilinx 工程师实用教程： Vivado 从入门到精通 - 基础篇

更多精彩内容，请微信搜索“FPGAer俱乐部”关注我们

Vivado 设计套件

赛灵思面向未来十年可编程器件而打造的以IP和系统为中心的SoC 增强型新一代开发环境，该环境从头开始构建，致力于解决系统级集成和实现过程中的生产力瓶颈问题

关 于 本 课 程

本课程由赛灵思高级战略应用工程师 —— 高亚军（Lauren Gao）提供，通过一系列短小精辟的文章方式，分享了其在客户支持以及平时使用 Vivado 设计套件时所积累下来的方法、经验、技巧，为广大 Vivado 用户提供了从入门到精通的一套完整教程。此次推荐的是基础篇，敬请期待高级篇。

小编在此强烈推荐各位收藏，以备工作只需。

Vivado 素材 - 基础篇

综合选项

• Vivado综合设置选项分析：-flatten_hierarchy
  

• Vivado综合设置选项分析：-resource_sharing
  

• Vivado综合设置选项分析：-gated_clock_conversion
  

• Vivado综合设置选项分析：-fanout_limit
  

• Vivado综合设置选项分析：-fsm_extraction
  

综合属性

• Vivado综合属性：ASYNC_REG
  

• Vivado综合属性：MARK_DEBUG
  

综合方式

• Vivado OOC综合方式
  

高效设计

• 同步复位与异步复位
  

• 触发器的初始值
  

• 锁存器
  

• 查找表用作组合逻辑单元
  

• 查找表用作移位寄存器
  

• 查找表用作分布式RAM
  

查找资料

• 用好DocNav - Part 1

作者高亚军，FPGA技术爱好者、分享者，出版图书《基于FPGA的数字信号处理》、《Vivado从此开始》，发布视频“Vivado入门与提高”、“跟Xilinx SAE学HLS”。

本文转载自公众号Lauren的FPGA，如涉及侵权，请私信小编删除。

============华 丽 的 分 割 线============

想加入我们FPGA学习交流群吗？可以长按或扫描以下二维码，审核通过后我们邀请您加入。

这些微信群旨在打造一个提供给FPGA工程开发人员及兴趣爱好者（统称“FPGAer”）进行技术交流、答疑解惑和学习的平台。而且我们也将会通过网络举办FPGA技术讲座，分享相关研究文献。 

了解更多FPGA知识可以长按或扫描以下二维码关注“FPGAer俱乐部”。