一起Vivado！ Zynq硬件设计从此无难事

更多精彩内容，请微信搜索“FPGAer俱乐部”关注我们。

经过这几年的市场磨砺，Zynq-7000 FPGA SoC器件平台在开发者中的认知度和接受度越来越高，这种“ARM处理器+可编程逻辑”的创新架构，可以帮助开发者在设计中找到高性能与灵活性的完美平衡，对此大家也心知肚明。

但是在实际的应用中，想要玩转Zynq这种“异构”平台，并非信手拈来这样简单。其中很大的一个原因就是以往的开发工具都是彼此分立且松散连接的，设计和实现效率不高，因此需要一种全新的设计方法和开发工具来支持Zynq的应用开发。

Xilinx推出的Vivado设计套件恰好能够满足这一需求。Vivado是一种以IP和系统为中心、支持7系列以及更新系列器件的（包括7系列FPGA、Zynq-7000 AP SoC、UltraScale / UltraScale Plus FPGA、Zynq US+ MPSoC等）全新集成开发环境，可解决用户在系统级集成和实现过程中常见的生产力瓶颈问题。Vivado目前最新的HLx版本可为设计团队提供实现基于C的设计、重用优化、IP子系统复用、集成自动化以及设计收敛加速所需的工具和方法，结合UltraFast高层次生产力设计方法，可帮助设计人员以高层次抽象形式开展工作，加速高层次设计、验证和实现。

 

图1，Zynq全可编程平台设计开发流程

与传统的处理器不同，Zynq平台的处理器系统（PS）包含一系列常用的外设资源（如I2C、UART、CAN、GPIO、SPI、USB 2.0、Ethernet MAC、SDIO等）以及多端口DRAM Controller（可支持DDR2、DDR3/3L或LPDDR2颗粒组成一个16-bit或32-bit的存储器系统）。而且，PS通过专用的端口可以直接和可编程逻辑（PL）进行通信和数据共享，使用PL可以创建用户自定义IP，扩展PS的外设和处理能力。虽然说PS可以在没有任何PL编程的情况下使用，但是为了充分利用PL中的软IP资源，或者完成PS特定的外设与PL器件引脚间的连接布线，对PL的编程还是必要的。这也是Zynq平台硬件设计不同于和优于传统处理器的重要特征。

如果我们熟悉了Vivado这样高效的设计工具，掌握了系统的设计方法，释放出Zynq全可编程平台的硬件潜能，并非难事！

============华 丽 的 分 割 线============

想加入我们FPGA学习交流群吗？可以长按或扫描以下二维码，审核通过后我们邀请您加入。

这些微信群旨在打造一个提供给FPGA工程开发人员及兴趣爱好者（统称“FPGAer”）进行技术交流、答疑解惑和学习的平台。而且我们也将会通过网络举办FPGA技术讲座，分享相关研究文献。

了解更多FPGA知识可以长按或扫描以下二维码关注“FPGAer俱乐部”。