- zynq串口的例子vio_uart
vio_uartvio_uart是一个基于串口通信的内存映射接口模块，其功能类似于Vivado中的VIOIP。它用于实现主从设备之间的数据采集与控制命令交互。两类寄存器vio_uart提供了采集寄存器和一个控制寄存器o_acq_gram_x：模拟采集器寄存器（生成采样数据）i_ctrl_gram_x：模拟控制器寄存器（接收主控写入的控制命令）地址映射类型信号名地址范围描述采集寄存器o_acq_gr
- FPGA芯片厂商及关键的开发测试工具
Chip Design
xPUChipDesignfpga开发
以下是结合2025年技术动态整理的。一、FPGA芯片主要厂商及产品系列厂商芯片系列典型特点目标市场AMD/XilinxVersal,Kintex,Artix,Zynq高性能异构计算（AI引擎+FPGA+CPU）数据中心、5G、航空航天Intel(Altera)Stratix,Arria,Agilex,Cyclone高带宽内存集成（HBM），支持CXL协议网络加速、边缘计算LatticeCertus
- Xilinx Vivado开发环境快速导出hdf文件（bat批处理）
XilinxFPGA使用Vivado开发环境创建MicroBlaze软核或ZYNQPS侧SDK逻辑工程时，需要FPGA侧搭建的硬件平台文件，即hdf文件，常规方式是编译完成生成bit流文件后，通过File->Export->ExportHardware菜单来导出，在弹出的菜单再选择要导出的路径和文件名称等，这个过程比较繁琐，通过观察TCL终端窗口：update_compile_order-file
- 基于ZYNQ7000的AD9226采集卡实现（1、采集数据到PL）
目标AD9226为12位，65MHz采样率ADC。基于ZYNQ7010平台，PL端采集AD数据，通过内部AXI总线，将数据搬运到PS的DDR。可以将如上目标分解为3个小目标实现PL采集AD9226模块，采集后的数据为AXIS接口。实现PL侧DMA可搬运AXIS数据到PS的DDR，可配置地址，帧长度，帧数量等。实现PS侧DMA驱动本章节实现第一个小目标：硬件：主控板采集模块模块引脚功能：D0-D11
- ZYNQ MPSOC PL端DDR4读写--介绍（1）
LEEE@FPGA
FPGA高速接口开发fpga开发DDR4
1DDR4介绍DDR4SDRAM（Double-Data-RateFourthGenerationSynchronousDynamicRandomAccessMemory，简称为DDR4SDRAM），是一种高速动态随机存取存储器，它属于SDRAM家族的存储器产品，提供了相较于DDR3SDRAM更高的运行性能与更低的电压，并被广泛的应用于计算机的运行缓存。DDR4主要特点1)更高频率与带宽起步频率为
- ZYNQ无DMA的四路HP总线极限性能探索
芯作者
D1：ZYNQ设计fpga开发硬件工程智能硬件
深入挖掘AXIHP总线的直接传输潜力，突破传统DMA的性能瓶颈一、HP总线：ZYNQ系统的"高速公路"在XilinxZYNQ架构中，HP（HighPerformance）总线是连接PS（处理器系统）和PL（可编程逻辑）的关键通道。传统方案依赖DMA控制器进行数据传输，但当我们需要超低延迟或确定性响应时，无DMA的直接CPU控制成为更优选择。本文将揭示如何通过四路HP总线实现惊人的24GB/s理论带
- 复旦微ZYNQ SOC AXI_DMA高速数据传输实战指南
芯作者
D1：ZYNQ设计fpga开发
突破传统瓶颈：零拷贝+双缓冲实现2.4GB/s传输速率AXI_DMA在异构计算中的核心价值在复旦微ZYNQSOC系统中，AXI_DMA是连接PS（处理系统）和PL（可编程逻辑）的高速数据通道。本文通过创新性的零拷贝双缓冲架构，实现2.4GB/s的稳定传输速率，相比传统方案提升300%！我们将从硬件设计到软件优化，揭秘工业级DMA应用的完整开发流程。一、系统架构创新设计1.1传统DMA方案瓶颈分析方
- vxWorks7.0下基于zynq的boot启动程序
hongbozhu_1981
最近工作有点忙，好久没有更新内容，前段时间抽空做了vxWorks7.0下的基于zynq的boot程序，在此做个总结。vxworks7.0支持三种不同的boot程序：第一种uboot，第二种vxworks6.9.x以上的bootloader，第三种bootapp，关于uboot的创建方法在前面的博文中已经提到过，bootloader6.9的话，因为我不在使用6.9的版本，所以在此也就不做介绍，今天我
- 实时系统vxWorks-Zynq7020 axi gpio使用
不只会拍照的程序猿
实时vxWorks听说ZYNQ嵌入式物联网ZYNQvxworks实时操作系统
概述这篇文章将为大家展示如何编写vxWorks应用程序来操作axigpio。注意开发环境：vxWorks6.9.4，workbench3.3.5，开发板：TLZ7x-EasyEVM-A3。详细操作方法参见文章《实时系统vxWorks-Zynq7020移植vxWorks》和《
- VxWorks在Zynq平台上的移植详细流程
缪超争Lighthearted
VxWorks在Zynq平台上的移植详细流程【下载地址】VxWorks在Zynq平台上的移植详细流程本资源文档全面解析了将WindRiver的嵌入式操作系统VxWorks移植至XilinxZynq系列SoC平台的过程。Zynq平台以其独特的FPGA与ARMCortex-A处理单元结合的设计，广泛应用于工业控制、航空航天、通信设备等多个领域。本文档深入浅出，旨在帮助开发者理解和掌握如何在这一平台上成
- 深入实战：ZYNQ中AXI BRAM打通PS与PL数据交互的高速通道
芯作者
D1：ZYNQ设计fpga开发智能硬件硬件工程
在ZYNQ异构计算平台上，高效的数据交互是发挥PS（处理器系统）与PL（可编程逻辑）协同计算优势的关键。本文将深入探讨利用AXIBRAM控制器实现PS与PL间共享内存通信的方案，提供详实的代码、创新优化思路及性能分析，助你构建高速数据通道。一、为何选择AXIBRAM？在ZYNQ中，PS与PL交互的常用方式包括：AXIDMA：适合大数据流传输AXIGPIO：仅适合小数据量控制AXIBRAM：低延迟、
- 用Zynq实现脉冲多普勒雷达信号处理：架构、算法与实现详解
神经网络15044
算法仿真模型python信号处理架构算法
用Zynq实现脉冲多普勒雷达信号处理：架构、算法与实现详解脉冲多普勒（PD）雷达是现代雷达系统的核心技术之一，广泛应用于机载火控、气象监测、交通监控等领域。其核心优势在于能在强杂波背景下检测运动目标，并精确测量其径向速度。本文将深入探讨如何利用XilinxZynqSoC（FPGA+ARM）平台高效实现PD雷达的信号处理链，涵盖理论基础、系统架构设计、关键算法实现及优化策略。一、脉冲多普勒雷达基础原
- ZYNQ学习记录FPGA(五)高频信号中的亚稳态问题
DQI-king
ZYNQ学习记录数据库
一、亚稳态概述：1.1触发器在讲解亚稳态前，先介绍一下亚稳态的源头——触发器。1.1.1基本概念在数字电路里，触发器（Flip-Flop）是一种存储元件，常用于同步电路中存储二进制数据。它是由逻辑门（如与门、或门、非门）构成的时序电路，能够根据时钟信号的变化来存储和改变其输出状态。触发器分为D触发器（DataFlip-Flop）、T触发器（ToggleFlip-Flop）、JK触发器和SR触发器（
- 使用ZYNQ芯片和LVGL框架实现用户高刷新UI设计系列教程(第十七讲)
尤老师FPGA
Lvglui
这一期讲解的控件是表格，表格是由包含文本的行、列和单元格构建的。表格对象非常轻量级，因为仅存储文本。没有创建真实的对象，但它们只是即时绘制的。在lvgl中的默认格式如下图所示：在GUI_Guider中可以改变表格的行列的元素个数以及表格主体的背景、边框和阴影。具体代码如下图所示：//Writecodesscreen_1_table_1//创建一个名为screen_1_table_1的表格并将其添加
- ZYNQ笔记（二十）：Clocking Wizard 动态配置
W以至千里
ZYNQ笔记fpga开发
版本：Vivado2020.2（Vitis）任务：ZYNQPS端通过AXI4Lite接口配置ClockingWizardIP核输出时钟频率目录一、介绍二、寄存器定义三、配置四、PS端代码一、介绍Xilinx的ClockWizardIP核用于在FPGA中生成和管理时钟信号。它支持动态重配置（DynamicReconfiguration），允许在运行时通过AXI4-Lite接口或DRP接口（这两个接口
- 【FPGA】IO电平标准
步达硬件
ZYNQ嵌入式硬件fpga开发嵌入式硬件单片机
【FPGA】IO电平标准1LVCMOS（低压CMOS）1.1TTL、CMOS、LVTTL、LVCMOS逻辑电平定义1.2ZYNQ-7000PS、PLIOLevel示例2LVTTL（低压TTL）3HSTL（高速TTL）4SSTL（高速）5LVDS（高速）参考资料FPGA支持多种IO电平标准，这些标准包括但不限于TTL,CMOS,LVTTL,LVCMOS,ECL,PECL,LVPECL,RS232
- 深入剖析ZYNQ Linux动态PL配置：xdevcfg驱动创新实践指南
芯作者
D1：ZYNQ设计fpga开发
一、ZYNQ动态重配置技术解析1.1可编程逻辑的革命性价值XilinxZYNQ系列SoC的划时代设计将ARM处理系统（PS）与FPGA可编程逻辑（PL）深度融合，创造出独特的异构计算架构。传统FPGA开发模式中，比特流烧写需要停机操作，而动态重配置技术彻底打破了这一限制，使得：工业设备可在线切换通信协议（Modbus/Profinet/EtherCAT）机器视觉系统动态加载不同图像处理流水线5G基
- XILINX ZYNQ700系列 FPGA简介、开发环境、应用领域、学习要点
GJZGRB
fpga开发学习嵌入式硬件硬件工程ZYNQ7000
XILINXZYNQ-7000系列是赛灵思（Xilinx）推出的可扩展处理平台（SoCFPGA），将ARMCortex-A9双核处理器（属于“处理系统”，PS）与可编程逻辑（PL，即传统FPGA部分）集成在单芯片中，兼顾通用计算、实时控制与硬件加速能力。其核心优势是“软硬件协同设计”，广泛应用于对性能、功耗和灵活性要求较高的嵌入式领域。一、ZYNQ-7000系列简介1.架构特点双核心架构：PS（P
- ZYNQ7020学习历程
m0_61275923
学习fpga开发
一、介绍Zynq的全称是Zynq-7000AllProgrammableSoC，是它由一个双核ARMCortex-A9处理器和一个传统的现场可编程门阵列（FPGA）逻辑部件组成的。作为片上系统（SystemonChip，SOC），仅使用单个硅芯片即可实现整个系统的功能。Zynq是由两个主要部分组成的：一个是由双核ARMCortex-A9为核心构成的处理系统（PS，ProcessingSystem）
- 智能硬件之舞：Zynq EMIO控制PL LED的魔法解析与创意实践
芯作者
D1：ZYNQ设计fpga开发
当硬件工程师跳起光之芭蕾在智慧城市物联网设备研发现场，一组奇特的故障现象引发了工程师们的激烈讨论：某新型智能路灯在调试时出现诡异的光斑移动现象，常规GPIO控制方案始终无法复现问题。直到团队将示波器探头伸向Zynq芯片的EMIO引脚，才揭开了这场"光之魔术"背后的秘密——原来这是EMIO与PL协同工作时特有的信号交叠现象。本文将带您进入Zynq硬件控制的魔法世界，以"光之雕刻师"的视角，揭秘EMI
- ZYNQ sdk lwip配置UDP组播收发数据
芯作者
D1：ZYNQ设计fpga开发
一、颠覆认知：组播vs单播vs广播通信方式目标设备网络负载典型应用场景单播1对1O(n)SSH远程登录广播1对全网O(1)ARP地址解析组播1对N组O(1)视频会议/物联网群控创新价值：在智能工厂中，ZYNQ通过组播同时控制100台AGV小车，比传统单播方案降低92%网络流量！二、环境搭建：硬件连接与工程创建硬件配置（以ZedBoard为例）
- FMQL10S /20S核心板 —— 国产化嵌入式开发新选择
Future_Comtech
fpga开发
近年来，随着国产可编程器件的发展，越来越多的项目开始关注基于国产FPGASoC的方案。我们在推动国产化替代的过程中，需要一款低功耗、高集成度、可灵活部署在不同嵌入式系统中的核心计算模块。FMQL10S芯片作为一款国产可编程SoC，兼容XilinxZynqXC7Z010架构，集成了ARMCortex-A9处理器与FPGA逻辑资源，具备一定的生态兼容性和可扩展性，适合作为嵌入式计算核心使用。硬件结构简
- zynq7020 shm共享内存和OCM
yayaer2
嵌入式通信嵌入式硬件Znyq
在XilinxZynq-7020SoC（结合ARM处理器和FPGA）中，共享内存（SHM）和片上内存（OCM）是两种不同的内存资源，它们在物理位置、访问速度、用途和设计目标上存在显著差异。以下是它们的核心区别：1.物理位置与架构特性OCM（On-ChipMemory）共享内存（SHM，SharedMemory）物理位置位于处理系统（PS，ProcessingSystem）内部通常位于DDR内存或F
- USB转JTAG、USB转I2C、USB转SPI、USB转RS121/RS422/RS485芯片调试笔记
vx：module1066
信号处理模块笔记
1.1测试环境1.1.1整体环境介绍测试环境说明板卡：pcie403板卡主控芯片：Xilinxxcvu13p-fhgb2104-2调试软件：Vivado2018.3代码环境：Vscodeutf-8测试工程：pcie403_user_top1.1.2硬件介绍UDPCIe-403使用VU13P+ZYNQ+FMC插槽架构，对外数据接口使用PCIe3.0x16和PCIe4.0x8进行数据通信或传输，支持千
- ZYNQ学习之路（四）：DDR读写测试实验
梅菜扣肉鱼丸粗面
ZYNQ学习之路ZYNQAXIDDRPL与PS数据交换
目录一、AXI协议简介二、实验简介三、框图实现四、SDK部分编程一、AXI协议简介ZYNQ的架构是分为PL与PS的，因此两者之间免不了数据交互，之前我们介绍了通过BRAM进行交互，但BRAM进行交互存在速度慢、内存有限的缺点，对于ZYNQ7020来说，其BRAM只有4.9M，当数据量较大时，就没有办法使用了。而PS端的DDR3起码是512M，甚至有的达到了4G，可以满足大量数据进行交互。PL与PS
- XILINX ARM+FPGA Zynq-7010/20 Linux-RT案例开发手册
Tronlong创龙
工业级核心板嵌入式ARM软硬件原理图规格资料平台案例嵌入式硬件硬件工程fpga开发linuxarm
Linux-RT内核简介RT-Linux(Real-TimeLinux)亦称作实时Linux，是Linux中的一种硬实时操作系统，它最早由美国墨西哥理工学院的V.Yodaiken开发。产品资料提供的Linux-RT内核应用了开源的RTPREEMPT机制进行补丁。PREEMPT_RT补丁的关键是最小化不可抢占的内核代码量，同时最小化必须更改的代码量，以便提供这种附加的可抢占性。PREEMPT_RT补
- 基于RFSOC47DR FPGA的基带信号处理板(RFSOC_V30)
VX15600254840
fpga开发
1、简介RFSOC数模混合信号处理卡，采用XilinxZYNQUltraScale+RFSoC27DR或47DR，实现了8路ADC和8路DAC端口，并支持外部同源参考时钟。对外J30J上支持27路双向GPIO、2组RS422、1组RS485、2组Uart以及1个千兆网口，27DRADC最高采样率4.096GSPS和DAC最高采样率6.5536GSPS；47DR的ADC采样率最高可达5GSPS、DA
- 基于RFSOC27DR/47DR FPGA的光纤基带信号处理板(RFSOC_V20)
VX15600254840
fpga开发硬件工程
1、简介RFSOC数模混合信号处理卡，采用XilinxZYNQUltraScale+RFSoCZU27DR，实现了8路ADC和8路DAC端口，并支持外部同源参考时钟。对外J30J上支持27路双向GPIO、2组RS422、1组RS485、2组Uart以及1个千兆网口，ADC最高采样率4.096GSPS和DAC最高采样率6.5536GSPS；升级为47DR后，ADC采样率最高可达5GSPS以上，分辨率
- 基于 ZU49DR FPGA 的无线电射频数据采样转换开发平台核心板
FPGA_ADDA
fpga开发无线电射频XCZU49DRGPS+北斗
无线电射频数据采样转换开发板及配套开发平台的核心板，该SOM核心板是一个最小系统，包括AMD公司的ZynqUltraScale+RFSOC第3代系列XCZU49DR-2FFVF1760IFPGA、时钟、电源、内存以及Flash。与其配套的底板是标准的全高全长Gen4.0x8的PCIE卡，由底板引出了DP显示、USB3.0、USB2.0、RJ45、QSFP28、SMA、串口、存储接口、SATA3、M
- 什么是ZYNQ？它和FPGA有什么区别？这篇文章帮你快速了解ZYNQ!
FPGA工程狮-阿水
fpga开发硬件架构系统架构fpga
什么是ZYNQ？它和FPGA有什么区别？这篇文章帮你快速了解ZYNQ什么是ZYNQ呢？ZYNQ是XILINX（现属于AMD）旗下一款创新的全可编程系统级芯片（SoC），它独特地结合了多核处理器系统（PS）与现场可编程门阵列（FPGA）逻辑（PL），为复杂应用提供了硬件可定制性与软件灵活性的双重优势。平常所说的PL端就是指的FPGA端，然后PS端，其实就可以理解为ARM端。ZYNQ的主要产品系列ZY
- java杨辉三角
3213213333332132
java基础
package com.algorithm;
/**
* @Description 杨辉三角
* @author FuJianyong
* 2015-1-22上午10:10:59
*/
public class YangHui {
public static void main(String[] args) {
//初始化二维数组长度
int[][] y
- 《大话重构》之大布局的辛酸历史
白糖_
重构
《大话重构》中提到“大布局你伤不起”，如果企图重构一个陈旧的大型系统是有非常大的风险，重构不是想象中那么简单。我目前所在公司正好对产品做了一次“大布局重构”，下面我就分享这个“大布局”项目经验给大家。
背景
公司专注于企业级管理产品软件，企业有大中小之分，在2000年初公司用JSP/Servlet开发了一套针对中
- 电驴链接在线视频播放源码
dubinwei
源码电驴播放器视频ed2k
本项目是个搜索电驴（ed2k）链接的应用,借助于磁力视频播放器（官网：
http://loveandroid.duapp.com/ 开放平台），可以实现在线播放视频，也可以用迅雷或者其他下载工具下载。
项目源码：
http://git.oschina.net/svo/Emule,动态更新。也可从附件中下载。
项目源码依赖于两个库项目，库项目一链接：
http://git.oschina.
- Javascript中函数的toString()方法
周凡杨
JavaScriptjstoStringfunctionobject
简述
The toString() method returns a string representing the source code of the function.
简译之，Javascript的toString()方法返回一个代表函数源代码的字符串。
句法
function.
- struts处理自定义异常
g21121
struts
很多时候我们会用到自定义异常来表示特定的错误情况，自定义异常比较简单，只要分清是运行时异常还是非运行时异常即可，运行时异常不需要捕获，继承自RuntimeException，是由容器自己抛出，例如空指针异常。
非运行时异常继承自Exception，在抛出后需要捕获，例如文件未找到异常。
此处我们用的是非运行时异常，首先定义一个异常LoginException:
/**
* 类描述：登录相
- Linux中find常见用法示例
510888780
linux
Linux中find常见用法示例
·find path -option [ -print ] [ -exec -ok command ] {} \;
find命令的参数；
- SpringMVC的各种参数绑定方式
Harry642
springMVC绑定表单
1. 基本数据类型(以int为例，其他类似)：
Controller代码：
@RequestMapping("saysth.do")
public void test(int count) {
}
表单代码：
<form action="saysth.do" method="post&q
- Java 获取Oracle ROWID
aijuans
javaoracle
A ROWID is an identification tag unique for each row of an Oracle Database table. The ROWID can be thought of as a virtual column, containing the ID for each row.
The oracle.sql.ROWID class i
- java获取方法的参数名
antlove
javajdkparametermethodreflect
reflect.ClassInformationUtil.java
package reflect;
import javassist.ClassPool;
import javassist.CtClass;
import javassist.CtMethod;
import javassist.Modifier;
import javassist.bytecode.CodeAtt
- JAVA正则表达式匹配 查找 替换 提取操作
百合不是茶
java正则表达式替换提取查找
正则表达式的查找;主要是用到String类中的split();
String str;
str.split();方法中传入按照什么规则截取,返回一个String数组
常见的截取规则:
str.split("\\.")按照.来截取
str.
- Java中equals()与hashCode()方法详解
bijian1013
javasetequals()hashCode()
一.equals()方法详解
equals()方法在object类中定义如下：
public boolean equals(Object obj) {
return (this == obj);
}
很明显是对两个对象的地址值进行的比较（即比较引用是否相同）。但是我们知道，String 、Math、I
- 精通Oracle10编程SQL(4)使用SQL语句
bijian1013
oracle数据库plsql
--工资级别表
create table SALGRADE
(
GRADE NUMBER(10),
LOSAL NUMBER(10,2),
HISAL NUMBER(10,2)
)
insert into SALGRADE values(1,0,100);
insert into SALGRADE values(2,100,200);
inser
- 【Nginx二】Nginx作为静态文件HTTP服务器
bit1129
HTTP服务器
Nginx作为静态文件HTTP服务器
在本地系统中创建/data/www目录，存放html文件(包括index.html)
创建/data/images目录，存放imags图片
在主配置文件中添加http指令
http {
server {
listen 80;
server_name
- kafka获得最新partition offset
blackproof
kafkapartitionoffset最新
kafka获得partition下标，需要用到kafka的simpleconsumer
import java.util.ArrayList;
import java.util.Collections;
import java.util.Date;
import java.util.HashMap;
import java.util.List;
import java.
- centos 7安装docker两种方式
ronin47
第一种是采用yum 方式
yum install -y docker
- java-60-在O(1)时间删除链表结点
bylijinnan
java
public class DeleteNode_O1_Time {
/**
* Q 60 在O(1)时间删除链表结点
* 给定链表的头指针和一个结点指针(!!)，在O(1)时间删除该结点
*
* Assume the list is:
* head->...->nodeToDelete->mNode->nNode->..
- nginx利用proxy_cache来缓存文件
cfyme
cache
user zhangy users;
worker_processes 10;
error_log /var/vlogs/nginx_error.log crit;
pid /var/vlogs/nginx.pid;
#Specifies the value for ma
- [JWFD开源工作流]JWFD嵌入式语法分析器负号的使用问题
comsci
嵌入式
假如我们需要用JWFD的语法分析模块定义一个带负号的方程式，直接在方程式之前添加负号是不正确的，而必须这样做：
string str01 = "a=3.14;b=2.71;c=0;c-((a*a)+(b*b))"
定义一个0整数c,然后用这个整数c去
- 如何集成支付宝官方文档
dai_lm
android
官方文档下载地址
https://b.alipay.com/order/productDetail.htm?productId=2012120700377310&tabId=4#ps-tabinfo-hash
集成的必要条件
1. 需要有自己的Server接收支付宝的消息
2. 需要先制作app，然后提交支付宝审核，通过后才能集成
调试的时候估计会真的扣款，请注意
- 应该在什么时候使用Hadoop
datamachine
hadoop
原帖地址：http://blog.chinaunix.net/uid-301743-id-3925358.html
存档，某些观点与我不谋而合，过度技术化不可取，且hadoop并非万能。
--------------------------------------------万能的分割线--------------------------------
有人问我，“你在大数据和Hado
- 在GridView中对于有外键的字段使用关联模型进行搜索和排序
dcj3sjt126com
yii
在GridView中使用关联模型进行搜索和排序
首先我们有两个模型它们直接有关联:
class Author extends CActiveRecord {
...
}
class Post extends CActiveRecord {
...
function relations() {
return array(
'
- 使用NSString 的格式化大全
dcj3sjt126com
Objective-C
格式定义The format specifiers supported by the NSString formatting methods and CFString formatting functions follow the IEEE printf specification; the specifiers are summarized in Table 1. Note that you c
- 使用activeX插件对象object滚动有重影
蕃薯耀
activeX插件滚动有重影
使用activeX插件对象object滚动有重影 <object style="width:0;" id="abc" classid="CLSID:D3E3970F-2927-9680-BBB4-5D0889909DF6" codebase="activex/OAX339.CAB#
- SpringMVC4零配置
hanqunfeng
springmvc4
基于Servlet3.0规范和SpringMVC4注解式配置方式，实现零xml配置，弄了个小demo，供交流讨论。
项目说明如下：
1.db.sql是项目中用到的表，数据库使用的是oracle11g
2.该项目使用mvn进行管理，私服为自搭建nexus,项目只用到一个第三方 jar，就是oracle的驱动；
3.默认项目为零配置启动，如果需要更改启动方式，请
- 《开源框架那点事儿16》：缓存相关代码的演变
j2eetop
开源框架
问题引入
上次我参与某个大型项目的优化工作，由于系统要求有比较高的TPS，因此就免不了要使用缓冲。
该项目中用的缓冲比较多，有MemCache，有Redis，有的还需要提供二级缓冲，也就是说应用服务器这层也可以设置一些缓冲。
当然去看相关实现代代码的时候，大致是下面的样子。
[java]
view plain
copy
print
?
public vo
- AngularJS浅析
kvhur
JavaScript
概念
AngularJS is a structural framework for dynamic web apps.
了解更多详情请见原文链接：http://www.gbtags.com/gb/share/5726.htm
Directive
扩展html，给html添加声明语句，以便实现自己的需求。对于页面中html元素以ng为前缀的属性名称，ng是angular的命名空间
- 架构师之jdk的bug排查(一)---------------split的点号陷阱
nannan408
split
1.前言.
jdk1.6的lang包的split方法是有bug的,它不能有效识别A.b.c这种类型,导致截取长度始终是0.而对于其他字符,则无此问题.不知道官方有没有修复这个bug.
2.代码
String[] paths = "object.object2.prop11".split("'");
System.ou
- 如何对10亿数据量级的mongoDB作高效的全表扫描
quentinXXZ
mongodb
本文链接:
http://quentinXXZ.iteye.com/blog/2149440
一、正常情况下，不应该有这种需求
首先，大家应该有个概念，标题中的这个问题，在大多情况下是一个伪命题，不应该被提出来。要知道，对于一般较大数据量的数据库，全表查询，这种操作一般情况下是不应该出现的，在做正常查询的时候，如果是范围查询，你至少应该要加上limit。
说一下，
- C语言算法之水仙花数
qiufeihu
c算法
/**
* 水仙花数
*/
#include <stdio.h>
#define N 10
int main()
{
int x,y,z;
for(x=1;x<=N;x++)
for(y=0;y<=N;y++)
for(z=0;z<=N;z++)
if(x*100+y*10+z == x*x*x
- JSP指令
wyzuomumu
jsp
jsp指令的一般语法格式： <%@ 指令名 属性 =”值 ” %>
常用的三种指令： page,include,taglib
page指令语法形式： <%@ page 属性 1=”值 1” 属性 2=”值 2”%>
include指令语法形式： <%@include file=”relative url”%> (jsp可以通过 include
