modelsim使用流程

modelsim 使用

1、打开modelsim

2、新建项目File-New-project，选择工作路径（建议先建一个文件夹来保存自己的工程）和设置工程名。

3、添加文件（这里可以根据自己所用的硬件语言而定，我使用的是Verilog，所用我选择Verilog，如果是用VHDL就选择VHDL）

4、编写代码，我这里就随便打一个16位进制加法器，里面缺了一个else分支就不要计较了。

module adder(clk,rst,q,p);
    input clk;
    input rst;
    input p;
    output reg[3:0]q;

    always @(posedge clk or negedge rst)
       if(!rst)
          q <= 4'b0;
        else if(p)
           q <= q + 1'b1;

 endmodule  

5、编译代码，右键adder.v文件 Compile–Compile Select，看到下面提示successful就说明代码没问题了。

6、建立测试平台testbench

`include "adder.v"
module adder_test();
    reg clk;
    reg rst;
    reg p;
    wire [3:0]q;
    //实例化adder
    adder U0(clk,rst,q,p);

    always #10 clk = ~clk;

    initial begin
        clk = 0;
        rst = 1;
        p = 0;
        #10 rst = 0;
        #10 rst = 1;
        #10 p = 1;
    end

endmodule

7、保存testbench文件，testbench后缀名可以是.v也可以是.vt

8、添加testbench文件到项目，到最后，一定要有一个testbench的文件

9、再一次编译两个文件

10、可以开始仿真了，工具栏-Simulate-Start Simulation，找到work，展开，选择testbench文件，然后点击ok

11、添加观察信号，观察信号可以更加自己的情况添加信号

12、设置仿真时间并开始仿真（点设置时间旁边那颗按键），之后会出现波形图

13、波形图里面的数值为二进制数值，不便观察，我们可以设置格式让波形变得容易观察，波形也可以放大缩小

设置好之后

14、好了可以观察波形是否符合自己的设计，这里的波形符合我的设计，我前面随便打的一个16位进制加法器，到了数字f（也就是数字15），则从数字0开始。如果不符合自己的设计，则需要修改代码了，这个根据自己的情况修改。

15、以上就是modelsim的使用流程。