3-2 Verilog 4位行波进位加法器

使用工具：Xilinx ISE 14.7

主要操作就是将前一位的在加法器运算所得的标准位赋予的到下一位的运算过程中，一步一步推进即可：

有两种实现方法（一种使用直接赋值，灵活性较高，另外一种使用for循化逐步赋值，完整性较好）：

测试文件：

initial begin
		// Initialize Inputs
		//Simulation 1:
		num_1 = 0;		num_2 = 0;		#50;

		num_1 = 0;		num_2 = 1;		#50;

		num_1 = 0;		num_2 = 3;		#50;

		num_1 = 0;		num_2 = 7;		#50;

		num_1 = 0;		num_2 = 15;		#50;
		
		num_1 = 1;		num_2 = 15;		#50;

		num_1 = 3;		num_2 = 15;		#50;

		num_1 = 7;		num_2 = 15;		#50;

		num_1 = 15;		num_2 = 15;		#50;

仿真结果：