[转帖]ISE中下载文件生成MCS及ChipScope

来源：http://bbs.eetop.cn/thread-412129-1-1.html
chipscope analyzer中数据的显示格式是选择什么呢？signed decimal/unsigned decimal/binay/hex选择不同的显示格式，画出来的波形也是不一样的，
建议楼主用signed的显示方式画一下试下
太感谢啦！以前一直使用默认16进制的，改成有符号十进制果然就好了。
crack在“EDA软件资源共享区”有安富利的pj，大家自己去找。
lz我把子版翻了个底朝天,也没有看到你说的PJ啊，麻烦给各链接或者上传一个把！谢谢
VIVADO和ISE什么关系:VIVADO是Xilinx开发的新一代的FPGA的软件设计平台,该平台目前只支持最新的7系列的FPGA的开发和设计.


http://blog.sina.com.cn/s/blog_6759fd540101hufe.html
system generator是xilinx公司的系统级建模工具，它是扩展mathworks公司的MATLAB下面的simulink平台，添加了XILINX FPGA专用的一些模块。

加速简化了FPGA的DSP系统级硬件设计。但是对于初学者来说，不知道什么版本的matlab和什么版本的sytem generator相匹配,以及如何将他们关联在一起？

让我来告诉你吧！

For System Generator for DSP Release Notes and Known Issues, see (Xilinx Answer 29595).

System Generator for DSP 14.5

Operating System Support:

• Windows 7 Professional
• Windows XP Professional
• Windows Server 2008
• Red Hat Enterprise 6 Workstation
• Red Hat Enterprise 5 Workstation
• SUSE Linux Enterprise
• Support for 32-bit and 64-bit on all OS

Required:

• ISE Design Suite 14.5 System Edition
• MATLAB 2012a and 2012b from the MathWorks (requires Simulink Fixed-Point Toolbox for bus-widths greater than 53 bits)

Optional:

• Synopsys Synplify Pro H-2013.03
• Mentor Graphics ModelSim 10.1b

CPLD/FPGA中的速度等级指的是什么？ 

altera的芯片是数越小越快，有-1的。代表1纳秒。速度等级ns级。
altera的－8表示延时是8ns

使用FPGA 就可以处理了，在接收时放在一个缓冲里，然后可以使用并行模块进行同时处理一帧图像。就是串行接收，并行处理，流水线操作。
来源：http://blog.csdn.net/ywhfdl/article/details/7632979 觉得不错，跟我们操作一样。
来源：http://www.openhw.org/html/08-11/57626.shtml 
在跑chipscope时，有些输入信号可以与管脚锁定，信号来自外部，而有些中间信号A是根据输入引脚的信号而产生的，但是此时我们无法获取外部信号，那么应该如何对A进行输入呢？
比如sLD3与FPGA的I2C沟通，在sLD3软体部分尚未准备好的情况下，你又想测试FPGA中I2C Slave的功能，若是用modelsim仿真还可以自己写激励，若是板上调试，此时又应该如何做呢？
ChipScope工具有在线调试的功能，因此我们可以利用它来实现板上调试，当A无法获取时，你可以用ChipScope的ICON核和VIO核。
ChipScopePro提供了7类不同的核资源，其中ICON核、ILA核、VIO核以及ATC2核获得了广泛应用。
（1）ICON核：所有的核都需要通过JTAG电缆完成计算机和芯片的通信，只有ICON核具备和JTAG边界扫描端口通信的能力，因此ICON核是ChipScope Pro应用必不可缺的关键核。一个ICON核可以同时最多连接15个ILA、IBA/OPB、IBA/PLB、VIO或者ATC2核。
（2）VIO核：虚拟输入、输出核用于实时监控和驱动FPGA内部的信号，可以观测FPGA设计中任意信号的输出结果，以及添加虚拟输入，如DIP开关、按键等，且不占用块RAM。


VIO核面向模块操作，支持下面4类信号： 
异步输入信号 
对于异步输入信号，通过JTAG电缆的时钟信号（TCK）采样，周期地读入PC，再将结果在ChipScope Pro分析仪界面上显示。 
同步输入信号 
对于同步输入信号则利用设计时钟采样，然后周期地读入PC，在分析仪界面上显示。 
异步输出信号 
异步输出信号由用户在ChipScope Pro分析仪中定义，再将其送到周围的逻辑中，且其每个输出信号逻辑“1”、“0”的门限可以由用户自己定义。 
同步输出信号 
同步输出信号由用户定义，同步于设计时钟，其“1”、“0”的逻辑门限亦可独立定义。 
（3）ILA核：ILA核提供触发和跟踪功能，根据用户设置的触发条件捕获数据，然后在ICON的控制下，通过边界扫描口将数据上传到PC上，
最后在Alalyzer中显示出信号波形。由于ILA核和被监控设计是同步的，因此设计中的所有时钟约束会被添加到相应的ILA核中。
ILA包括下面3个主要组件： 
输入、输出触发逻辑：输入触发逻辑用于检测各种细微触发条件；
输出触发逻辑用于触发外部测试设备以及其它逻辑。 
数据捕获逻辑：数据捕获逻辑用于捕获数据，并将所捕获的数据存储到芯片的块RAM中。 
控制和状态逻辑：控制和状态逻辑用于管理ILA的各种操作。

---

(*KEEP = "TRUE"*) wire en;//防止信号被优化，在chipscope中就找到此信号并进行观察。

1、ISE下载到FPGA内的是什么格式的文件？有bit、mcs、bin，三种用法不同。

bit主要是下载后直接调试，重新上电需再次烧写。

mcs是flash加载，

下载完成后需重新上电且不必再次烧写，mcs则是由下载工具生成的。

MCS是固化程序，上电直接加载时用的。要提前下载到外部ROM当中。


在impact里有generate PROM file项，按步骤，选择PROM芯片型号，选bit文件等，一项一项按给的提示做就行。

来源：http://www.docin.com/p-252460935.html



bin是内核加载，一般都是默认生成的bit文件，bin文件生成是在ISE里property里勾选的。

2、ISE中常用文件

来源：http://blog.renren.com/share/1721258934/960106839


*.bit   下载配置文件。
*.bld   报告文件。

*.cmd   下载配置文件，里面包含了下载器件的选择，下载文件.bit的导入，和一些属性的配置。

*.edn   网表文件。
*.dly   异步延时报告对于最坏的20个路径。

*.fdo   自动创建的仿真宏文件。
*.fnf   文件为floorplan 文件。

*.ise   ISE工程文件
*.mpf   文件来存储对设计的物理约束。

*.mfp   由Floorplanner 产生的布局规划期的实现指导文件。

*.mrp   映射报告文件。
*.nav   报告文件和bld 一样的内容但是察看方式不同。

*.ngd   综合之后的包含了ucf和网表信息的文件。
*.ngc   包含了逻辑设计数据和约束的网表。

*.ncf   网表的约束文件工具自动生成与ucf一样但ucf优先级更高。

*.nmc   物理宏库单元文件包含了物理宏库的定义同时这个物理宏可以在FPGA底层编辑器中以及HDL编码中实例化。

*.nce   布局布线后设计。

*.ncd   native circuit description 根据所选器件由ngd文件映射后生成的使用CLB和IOB描述一个提供给布局布线信息的文件。

*.pcf   物理约束文件，约束设计的物理位置，含有设计的时钟频率工作电压,All Location and Timing Constraints are written to a PC
F during MAP。

*.pwr   功耗报告文件。
*.pad   管脚约束报告。
*.par   布局布线报告。

*.sdf   布局布线后的延时反标文件。
*.twr   映射后静态时序报告。