- cadence 打开原理图文件
越努力越幸运1314
硬件
1、cadence打开原理图https://jingyan.baidu.com/article/ed15cb1b3ce6d85be2698161.html答:找到项目文件(.OPJ);右键打开;在弹出的CadenceProductChoices弹窗中,选择OrCADCaptureCIS;选择OK
- Cadence/Allegro学习笔记
殊途。
其他
Cadence操作笔记一、快捷键命令**作用Esc结束走线等操作I放大O缩小C以光标所指为新的窗口显示中心W画线On/OffP快速放置元件H元件标号左右翻转V元件标号上下翻转R元件旋转90°N放置网络标号J放置节点On/OffF放置电源G放置地Y画多边形T放置TEXTB放置总线On/OffE放置总线端口T放置TEXTCtrl+PageUp左移一个窗口Ctrl+PageDn右移一个窗口PageUp上
- Cadence Allegro使用笔记
春风沂水丶
使用Cadence画原理图与PCB笔记学习单片机嵌入式硬件
自带原理图库的地址:"安装目录"\SPB_17.4\tools\capture\library自带封装库的地址:"安装目录"\SPB_17.4\share\pcb\pcb_lib\symbols常用的库:CAPSYM.OLB存放电源,地,输入输出口,标题栏等;CONNECTOR.OLB存放连接器,如HEADER,CON,AT62,RCA,JACK,等;DISCRETE.OLB存放常用的电子元件,如
- Cadence Allegro 学习框架
LIX_TR
Cadence学习记录笔记经验分享
CH1——封装库的管理制作焊盘:常规贴片、异性表贴、通孔焊盘制作封装:手工创建和自动创建表贴、插件、BGA等CH2——相关数据的导入导入结构图生成板框和布线区域网表的输出导入后台元器件的放置CH3——布局常用命令及设计熟悉布局的常用命令:Group、Move、对齐、替代封装、查询、测量、模块复用等Room的使用、设置布局环境、显示隐藏飞线、交互布局、输出封装库、更新焊盘封装等CH4——PCB阻抗与
- Cadence Allegro学习笔记【原理图篇】
honey ball
学习单片机嵌入式硬件人工智能算法
点击下图中的按钮可以打开3D预览模式按住shift和按鼠标中间可以旋转,单独按鼠标中间可以平移动cadence元器件属性摆放横竖模式切换:双击元器件后进入属性对话框,系统默认是横排显示,鼠标选中左侧框上面右击,出现如下对话框选择Pivot之后就变成了竖排,Crtl+鼠标滚轮可以对界面进行放大缩小完整工程的创建:工程文件.opj原理图文件.dsnPCB文件.brd元件库文件.olb有个小BUG,打开
- Cadence Allegro 学习笔记(已完成,笔记待补充)
LIX_TR
Cadence学习记录笔记
一、利用OrCAD绘制原理图二、PCB库部分(利用PadstackEditor制作焊盘+PCBEditor制作封装)三、PCBEditor操作的基本设置四、PCB布局部分整版Fanout(扇出----指引出一小段短线、打孔、绘制铜皮的操作)五、PCB布线部分六、PCB输出文件部分
- EENG 34050/EENG VLSI Design
nicename5
开发语言
VLSIDesignEENG34050/EENGM40501Preamble1.1IntendedLearningObjectives&OutcomesLearningObjectives·TointroducetheusertotheCadencedesignenvironmentandtheVirtuosotoolset·Tointroducedigitalfull-customdesignp
- 【原理图PCB专题】Allegro报封装Name is too long
阳光宅男@李光熠
原理图与PCB专题硬件经验分享
在安装完成Cadence17.4版本后,在首次导入网表时发现PCB报了一些错误,就是名称太长#1ERROR(SPMHNI-189):Nameistoolong…ERROR(SPMHNI-189):Problemswiththenameofdevice‘MT48LC2M32B2B5-6_SDRAMTSOP86_MT48LC2M32B2B5-6’:‘Nameistoolong.’.报错类型:DRC报错
- 【原理图PCB专题】Cadence17.4版本新增加的Cutout和Design_Outline层有什么用?
阳光宅男@李光熠
原理图与PCB专题嵌入式硬件
在Cadence17.4版本中我们发现在BoardGeometry下面多出了Cutout和Design_Outline两层,其实这两层在高版本的软件中都做为板框使用。如下所示在输出光绘时,如果没有将Cutout和Desing_Outline两层加入,还是使用16版本的Outline来定义板框的话,在出光绘时会提示:WARNIGN...DESIGN_OUTLINEandCUTOUTarethepre
- 【原理图PCB专题】Cadence17.4 PCB位号重排与反标
阳光宅男@李光熠
原理图与PCB专题嵌入式硬件
在文章:【原理图专题】Cadence16.6如何把PCB元件位号重排并反标到原理图中我们讲到了Cadence16.6版本对原理图进行反标的操作。对于反标之前我们是通过如下所示的绘制流程来讲的,一般在首板或是大改板操作器件里有很多不同的很大的位号,这时我们可以通过Backannotate功能对PCB上的器件位号进行有规律的重排,然后导出对应的变更点到原理图中更新位号。这样操作的方式不仅方便焊接时的查
- cadence17.2打开低版本工程或封装的方法。
weixin_40333655
嵌入式开发
转载自allegrocadence17.2批量更新旧版文件AllegroPCBDesigner17.2如何打开旧版本.brd文件我使用下面的方法,Dbdoctorcheck后提示failed。原因是我未将cadence的路径添加到系统环境变量下。如图添加之后,使用Dbdoctor就好了。最近在学Allegro画板子,用的是于博士的视频,视频配套的软件是15.6版本,我电脑装的是吴川斌老师Caden
- Cadence应用映射网络驱动中的元件绘制PCB,导入网表时的一些错误及解决方法
qq_41752861
AllegroCadenceNetlist硬件工程
本人是cadence软件初学者,使用软件版本为17.2-2016,且使用的元件库在映射网络驱动器中,在导入网表的时遇到了一些问题,在此做些记录,希望能够帮助到和我遇到同样问题的小伙伴们。问题一:导入网表时,只有warning:“***notfoundinPSMPATHormustbe‘dbdoctor’ed.”,没有报错,如下:但在PCB放置元件时出现了报错:“cannotloadsymbol**
- Cadence Allegro 17.4 PCB DB Doctor使用
issta
Cadencewindows
CadenceAllegro17.4PCBDBDoctor使用打开老版本的pad文件时,提示:使用DBDoctor解决此问题1:打开软件2:打开后的界面3:选择原始文件和输出文件4:路径及名称设置完毕:5:点击Check按钮,完成转换6:使用转换后的文件完成您的设计即可,Enjoy~
- Cadence 17.4系列中,通过Padstack Editer创建焊盘后,PCB Designer无法识别的问题
haputa�
Cadence
我们通过PadstackEditer创建后,会把焊盘安放在自己指定的目录中,以便下次使用,这样就会产生一个问题,在PCBDesigner的Path中没有更新该焊盘所在的路径,导致Layout->pin后,在Option的Padstack中找不到自己创建的焊盘。那么,我们需要手动去添加Path,以使软件检测到该焊盘的位置。具体如下:在这里把自己创建的Pad路径添加进来即可。关联错误提示:(SPMHA
- Design of a CMOS Comparator with Hysteresis in Cadence
家琛的水笔
Therearemanytypesofcomparators,inthisexampleacomparatorwithhysteresisisanalyzedandsimulated.image.pngWhatisthefunctionofhysteresisinacomparator?Byusingthethresholdwecanreducetheglitchesontheoutputcaus
- ncverilog仿真的基础脚本
罐头说
NCSimNC-SIM为Cadence公司之VHDL与Verilog混合模拟的模拟器(simulator),可以帮助IC设计者验证及模拟其所用VHDL与Verilog混合计设的IC功能.NC-Verilog为Cadence公司之Verilog硬体描述语言模拟器(simulator),可以帮助IC设计者验证及模拟所设计IC的功能.使用NC-Verilog软体,使用者必须使用Verilog硬体描述语言
- Cadence Allegro PCB设计88问解析(二十三) 之 Allegro中设置禁止走线打孔区域(添加Route keepout和Via keepout)
刘小同学
信号完整性CadenceAllegroPCB设计网络PCB设计CadenceAllegro信号完整性pcb工艺
一个学习信号完整性仿真的layout工程师RouteKeepout和ViaKeepout是在PCB设计中经常遇到的两个概念,也就是禁止布线和打孔。一般我们在一些高速信号的连接器的焊盘下面会挖空,为了控制阻抗来参考第三层,这时就会在新建封装添加RouteKeepout或者ViaKeepout,焊盘的次表层就会自动避让铜皮。或者在设计网口的时候,为了避免一些EMC和信号干扰,也会在网口芯片下面挖空,这
- allegro设置禁止铺铜区的方法
宁静致远2021
Allegro硬件
allegro设置禁止铺铜区的方法CadenceAllegro16.6关于shape分割的一种方法Allegro铺铜设置使用ShapeKeepout设置禁止铺铜区。操作方法是Setup-Areas-ShapeKeepout,这样只是设置了禁止铺铜区,但是还可以在此区域布线和打过孔等等操作。CadenceAllegro16.6关于shape分割的一种方法原文链接:https://blog.csdn.
- Allegro中设置让Route Keepout(禁止布线区)允许布线或打过孔的方法
宁静致远2021
Allegro嵌入式硬件cadence
Allegro中设置让RouteKeepout(禁止布线区)允许布线或打过孔的方法Chapter1Allegro中设置让RouteKeepout(禁止布线区)允许布线或打过孔的方法一、前言二、设置方法Chapter2CadenceAllegroPCB设计88问解析(二十三)之Allegro中设置禁止走线打孔区域(添加Routekeepout和Viakeepout)Chapter3【Allegro技
- cadence allegro原理图DRC,生成网表与导入PCB
师范大学生
cadenceallegroPCBlayoutpcb设计制作
前言 allegro的原理图设计和PCB设计用的是两款软件。而连接两款软件的桥梁是一种叫网表(netlist)的东西。网表记录了原理图中所以的元器件,元器件封装以及网络连接。原理图规则检查(DRC) 在生成网表之前肯定需要一个完全正确无误的原理图,因此先对原理图进行规则检查。 回到原理图根目录界面,选中原理图文件 点击Tools->Designrulecheck,弹出以下窗口: 这里的规
- PDK 编程计划
yesoili
CadencePDK编程ADSPDKPCELL
PDK编程计划序号PDK项目是否完成1复刻SANIP2D2M项目(ADSPDK)完成2复刻WINIPD3M11项目(ADSPDK)完成3复刻WINHBT项目(ADSPDK)running4编写cadence端PDK+DRC待定5复刻WIN模型网表running6批量画版图工具链和菜单栏PDK_CDLrunning业余做一些技术复现,提升技术储备,需要一些MMIC设计师反馈做设计,以及需要一些模型工
- Cadence学习笔记-第一章-基本设置
郑心怡呀
模拟电路cadence
发现了一个版权不详的学习笔记,基于Cadence51的,看了一点发现写的很好,也适合初学者,所以打算学习一下,结合已有的开发环境和工程文件。今天开始第一章。1.1启动前的准备保证软件已经安装,并且可授权使用在shell中设置了正确的环境变量shell不知道是啥,看了看其他同学的解释,蛮清楚的。设置环境变量是程序正常运行必须的,更加具体的,就先放一放。(因为不懂1.1.1启动配置文件:.cdsini
- pcb笔记(二):cadence orcad自动修改Title Block 标题栏的页面序号以及页面总数
小白一枚Y
PCB笔记pcb工艺
cadenceOrcad自动修改TitleBlock标题栏的页面序号以及页面总数前言本文主要讲述如何自动修改TitleBlock的页面序号和页面总数,在学会这自动修改之前都是手动修改或者批量修改,一旦原理图页数够多,可想而知工作量有多大,耗费时间,在批量修改时,怀疑人生啊,不禁想能不能一键修改啊,但是在网上搜到的大多都是批量修改,虽然批量修改的方法不一样,但是都是要一个个的改,好麻烦,然后就自己摸
- 一、cadence PDK 自学笔记-心法
yesoili
CadencePDK编程笔记PDK
我这边ADS/CadencePDK基本大部分都是自学完成的。当然也非常感谢我的前同事周**的帮忙,教了我很多基础的。另外也感谢我现在同事,李**和程*的帮忙,学习了很多cad的视角。其实对于自学写PDK的小伙伴,一般都要如何学习呢?我总结了我几次完成的学习流程:(以cadencePDK为例)首先,自学最重要的是一个成就感的搭建,所以需要先确定以PCell为起点去编写结构。并且,需要了解一下,pdk
- cadence SPB17.4 - allegro - CAM350_V10.7CN 引入槽孔(.rou)文件报错问题的优雅解决思路
宁静致远2021
Allegrocadence嵌入式硬件
cadenceSPB17.4-allegro-CAM350_V10.7CN引入槽孔(.rou)文件报错问题的优雅解决思路Chapter1cadenceSPB17.4-allegro-CAM350_V10.7CN引入槽孔(.rou)文件报错问题的优雅解决思路概述现在用自己的思路去解决CAM350V10.7CN载入SPB17.4产生的槽孔文件出错的问题打开CAM14.6新建一个空工程引入实验目录的ge
- Cadence教程(嘉立创封装导入到orcad)
weixin_51686526
嵌入式硬件
目录1.背景2.物料确定3.下载封装并从ad导出合适封装3.创建新cadence文件并导入4.导入ad文件5.修改dra和pad文件(选做)6.保存并修改orcad1.背景听业内人士说Cadence在制作高端PCB的设计领域有举足轻重的地位,那就学学吧。说实话还开始还是很不适应吧,不过转型总是困难的嘛。其中封装着实是个头疼的问题。网上的教程也是零零散散的,最后还是渐渐搞定了,这里我就面向小白写一篇
- [cadence]Allegro STEP-3D模型导入、匹配、导出的方法及注意事项
LuDvei
cadence嵌入式硬件
AllegroSTEP-3D模型导入、匹配、导出的方法及注意事项STEP模型导入可以在贸泽或者其他官网上下载做好的3D模型,或者用3D建模软件自己做。2.下载方法.3.导入,如果Avaliable里面没有和symbols对应的文件,说明没有对应的3D模型,这时候需要在你的step路径下创建于.dra封装文件相同名称的.step文件4.step文件保存路径,没有的话自己创建见一个,注意不要出现中文名
- 一款国内研发的PCB设计软件-立创EDA
想啥做啥
我们先来看下官方的一些样板工程和原理图PCB布好线的效果3D预览效果原理图简单的聊聊PCB设计软件:像当前免费的PCB设计软件还有KiCAD、DesignSpark(发烧友网)也是不错的,当然我们绝大部分人在学校接触最多的要属AltiumDesigner(前身是Protel),大公司用的比较多的Cadence(Alligro),Pads(powerpcb),其他的还有cadsofteagle等,另
- allegro PCB设计心得笔记(二) PCB板框设计心得
weixin_43244476
CadenceAllegro笔记
CadenceAllegro软件设计PCB板框时,使用Add->line,在Option选择BoardGeometry/Outline,根据PCB需要输入对应坐标,设计好板框。使用Z-Copy命令设计RouteKeepin和PackageKeepin时,需要先使用使用Shape->ComposeShape将Outline层的line先合并成一个shape。使用ComposeShape命令时,一定要
- 【Cadence】Calculator计算sp的3dB带宽
乾巽
CadenceCMOSCadenceADS
【Cadence】Calculator计算sp的3dB带宽1.计算最大增益2.cross函数3.3dB带宽下面演示如何在Cadence计算s参数(如增益)的3dB带宽1.计算最大增益ymax函数2.cross函数cross函数可以计算经过y轴给定值对应的x坐标edgenumber选择1是经过的第一个点选择2则是第二个点3.3dB带宽将两个横坐标相减即可
- Spring中@Value注解,需要注意的地方
无量
springbean@Valuexml
Spring 3以后,支持@Value注解的方式获取properties文件中的配置值,简化了读取配置文件的复杂操作
1、在applicationContext.xml文件(或引用文件中)中配置properties文件
<bean id="appProperty"
class="org.springframework.beans.fac
- mongoDB 分片
开窍的石头
mongodb
mongoDB的分片。要mongos查询数据时候 先查询configsvr看数据在那台shard上,configsvr上边放的是metar信息,指的是那条数据在那个片上。由此可以看出mongo在做分片的时候咱们至少要有一个configsvr,和两个以上的shard(片)信息。
第一步启动两台以上的mongo服务
&nb
- OVER(PARTITION BY)函数用法
0624chenhong
oracle
这篇写得很好,引自
http://www.cnblogs.com/lanzi/archive/2010/10/26/1861338.html
OVER(PARTITION BY)函数用法
2010年10月26日
OVER(PARTITION BY)函数介绍
开窗函数 &nb
- Android开发中,ADB server didn't ACK 解决方法
一炮送你回车库
Android开发
首先通知:凡是安装360、豌豆荚、腾讯管家的全部卸载,然后再尝试。
一直没搞明白这个问题咋出现的,但今天看到一个方法,搞定了!原来是豌豆荚占用了 5037 端口导致。
参见原文章:一个豌豆荚引发的血案——关于ADB server didn't ACK的问题
简单来讲,首先将Windows任务进程中的豌豆荚干掉,如果还是不行,再继续按下列步骤排查。
&nb
- canvas中的像素绘制问题
换个号韩国红果果
JavaScriptcanvas
pixl的绘制,1.如果绘制点正处于相邻像素交叉线,绘制x像素的线宽,则从交叉线分别向前向后绘制x/2个像素,如果x/2是整数,则刚好填满x个像素,如果是小数,则先把整数格填满,再去绘制剩下的小数部分,绘制时,是将小数部分的颜色用来除以一个像素的宽度,颜色会变淡。所以要用整数坐标来画的话(即绘制点正处于相邻像素交叉线时),线宽必须是2的整数倍。否则会出现不饱满的像素。
2.如果绘制点为一个像素的
- 编码乱码问题
灵静志远
javajvmjsp编码
1、JVM中单个字符占用的字节长度跟编码方式有关,而默认编码方式又跟平台是一一对应的或说平台决定了默认字符编码方式;2、对于单个字符:ISO-8859-1单字节编码,GBK双字节编码,UTF-8三字节编码;因此中文平台(中文平台默认字符集编码GBK)下一个中文字符占2个字节,而英文平台(英文平台默认字符集编码Cp1252(类似于ISO-8859-1))。
3、getBytes()、getByte
- java 求几个月后的日期
darkranger
calendargetinstance
Date plandate = planDate.toDate();
SimpleDateFormat df = new SimpleDateFormat("yyyy-MM-dd");
Calendar cal = Calendar.getInstance();
cal.setTime(plandate);
// 取得三个月后时间
cal.add(Calendar.M
- 数据库设计的三大范式(通俗易懂)
aijuans
数据库复习
关系数据库中的关系必须满足一定的要求。满足不同程度要求的为不同范式。数据库的设计范式是数据库设计所需要满足的规范。只有理解数据库的设计范式,才能设计出高效率、优雅的数据库,否则可能会设计出错误的数据库.
目前,主要有六种范式:第一范式、第二范式、第三范式、BC范式、第四范式和第五范式。满足最低要求的叫第一范式,简称1NF。在第一范式基础上进一步满足一些要求的为第二范式,简称2NF。其余依此类推。
- 想学工作流怎么入手
atongyeye
jbpm
工作流在工作中变得越来越重要,很多朋友想学工作流却不知如何入手。 很多朋友习惯性的这看一点,那了解一点,既不系统,也容易半途而废。好比学武功,最好的办法是有一本武功秘籍。研究明白,则犹如打通任督二脉。
系统学习工作流,很重要的一本书《JBPM工作流开发指南》。
本人苦苦学习两个月,基本上可以解决大部分流程问题。整理一下学习思路,有兴趣的朋友可以参考下。
1 首先要
- Context和SQLiteOpenHelper创建数据库
百合不是茶
androidContext创建数据库
一直以为安卓数据库的创建就是使用SQLiteOpenHelper创建,但是最近在android的一本书上看到了Context也可以创建数据库,下面我们一起分析这两种方式创建数据库的方式和区别,重点在SQLiteOpenHelper
一:SQLiteOpenHelper创建数据库:
1,SQLi
- 浅谈group by和distinct
bijian1013
oracle数据库group bydistinct
group by和distinct只了去重意义一样,但是group by应用范围更广泛些,如分组汇总或者从聚合函数里筛选数据等。
譬如:统计每id数并且只显示数大于3
select id ,count(id) from ta
- vi opertion
征客丶
macoprationvi
进入 command mode (命令行模式)
按 esc 键
再按 shift + 冒号
注:以下命令中 带 $ 【在命令行模式下进行】,不带 $ 【在非命令行模式下进行】
一、文件操作
1.1、强制退出不保存
$ q!
1.2、保存
$ w
1.3、保存并退出
$ wq
1.4、刷新或重新加载已打开的文件
$ e
二、光标移动
2.1、跳到指定行
数字
- 【Spark十四】深入Spark RDD第三部分RDD基本API
bit1129
spark
对于K/V类型的RDD,如下操作是什么含义?
val rdd = sc.parallelize(List(("A",3),("C",6),("A",1),("B",5))
rdd.reduceByKey(_+_).collect
reduceByKey在这里的操作,是把
- java类加载机制
BlueSkator
java虚拟机
java类加载机制
1.java类加载器的树状结构
引导类加载器
^
|
扩展类加载器
^
|
系统类加载器
java使用代理模式来完成类加载,java的类加载器也有类似于继承的关系,引导类是最顶层的加载器,它是所有类的根加载器,它负责加载java核心库。当一个类加载器接到装载类到虚拟机的请求时,通常会代理给父类加载器,若已经是根加载器了,就自己完成加载。
虚拟机区分一个Cla
- 动态添加文本框
BreakingBad
文本框
<script> var num=1; function AddInput() { var str=""; str+="<input 
- 读《研磨设计模式》-代码笔记-单例模式
bylijinnan
java设计模式
声明: 本文只为方便我个人查阅和理解,详细的分析以及源代码请移步 原作者的博客http://chjavach.iteye.com/
public class Singleton {
}
/*
* 懒汉模式。注意,getInstance如果在多线程环境中调用,需要加上synchronized,否则存在线程不安全问题
*/
class LazySingleton
- iOS应用打包发布常见问题
chenhbc
iosiOS发布iOS上传iOS打包
这个月公司安排我一个人做iOS客户端开发,由于急着用,我先发布一个版本,由于第一次发布iOS应用,期间出了不少问题,记录于此。
1、使用Application Loader 发布时报错:Communication error.please use diagnostic mode to check connectivity.you need to have outbound acc
- 工作流复杂拓扑结构处理新思路
comsci
设计模式工作算法企业应用OO
我们走的设计路线和国外的产品不太一样,不一样在哪里呢? 国外的流程的设计思路是通过事先定义一整套规则(类似XPDL)来约束和控制流程图的复杂度(我对国外的产品了解不够多,仅仅是在有限的了解程度上面提出这样的看法),从而避免在流程引擎中处理这些复杂的图的问题,而我们却没有通过事先定义这样的复杂的规则来约束和降低用户自定义流程图的灵活性,这样一来,在引擎和流程流转控制这一个层面就会遇到很
- oracle 11g新特性Flashback data archive
daizj
oracle
1. 什么是flashback data archive
Flashback data archive是oracle 11g中引入的一个新特性。Flashback archive是一个新的数据库对象,用于存储一个或多表的历史数据。Flashback archive是一个逻辑对象,概念上类似于表空间。实际上flashback archive可以看作是存储一个或多个表的所有事务变化的逻辑空间。
- 多叉树:2-3-4树
dieslrae
树
平衡树多叉树,每个节点最多有4个子节点和3个数据项,2,3,4的含义是指一个节点可能含有的子节点的个数,效率比红黑树稍差.一般不允许出现重复关键字值.2-3-4树有以下特征:
1、有一个数据项的节点总是有2个子节点(称为2-节点)
2、有两个数据项的节点总是有3个子节点(称为3-节
- C语言学习七动态分配 malloc的使用
dcj3sjt126com
clanguagemalloc
/*
2013年3月15日15:16:24
malloc 就memory(内存) allocate(分配)的缩写
本程序没有实际含义,只是理解使用
*/
# include <stdio.h>
# include <malloc.h>
int main(void)
{
int i = 5; //分配了4个字节 静态分配
int * p
- Objective-C编码规范[译]
dcj3sjt126com
代码规范
原文链接 : The official raywenderlich.com Objective-C style guide
原文作者 : raywenderlich.com Team
译文出自 : raywenderlich.com Objective-C编码规范
译者 : Sam Lau
- 0.性能优化-目录
frank1234
性能优化
从今天开始笔者陆续发表一些性能测试相关的文章,主要是对自己前段时间学习的总结,由于水平有限,性能测试领域很深,本人理解的也比较浅,欢迎各位大咖批评指正。
主要内容包括:
一、性能测试指标
吞吐量、TPS、响应时间、负载、可扩展性、PV、思考时间
http://frank1234.iteye.com/blog/2180305
二、性能测试策略
生产环境相同 基准测试 预热等
htt
- Java父类取得子类传递的泛型参数Class类型
happyqing
java泛型父类子类Class
import java.lang.reflect.ParameterizedType;
import java.lang.reflect.Type;
import org.junit.Test;
abstract class BaseDao<T> {
public void getType() {
//Class<E> clazz =
- 跟我学SpringMVC目录汇总贴、PDF下载、源码下载
jinnianshilongnian
springMVC
----广告--------------------------------------------------------------
网站核心商详页开发
掌握Java技术,掌握并发/异步工具使用,熟悉spring、ibatis框架;
掌握数据库技术,表设计和索引优化,分库分表/读写分离;
了解缓存技术,熟练使用如Redis/Memcached等主流技术;
了解Ngin
- the HTTP rewrite module requires the PCRE library
流浪鱼
rewrite
./configure: error: the HTTP rewrite module requires the PCRE library.
模块依赖性Nginx需要依赖下面3个包
1. gzip 模块需要 zlib 库 ( 下载: http://www.zlib.net/ )
2. rewrite 模块需要 pcre 库 ( 下载: http://www.pcre.org/ )
3. s
- 第12章 Ajax(中)
onestopweb
Ajax
index.html
<!DOCTYPE html PUBLIC "-//W3C//DTD XHTML 1.0 Transitional//EN" "http://www.w3.org/TR/xhtml1/DTD/xhtml1-transitional.dtd">
<html xmlns="http://www.w3.org/
- Optimize query with Query Stripping in Web Intelligence
blueoxygen
BO
http://wiki.sdn.sap.com/wiki/display/BOBJ/Optimize+query+with+Query+Stripping+in+Web+Intelligence
and a very straightfoward video
http://www.sdn.sap.com/irj/scn/events?rid=/library/uuid/40ec3a0c-936
- Java开发者写SQL时常犯的10个错误
tomcat_oracle
javasql
1、不用PreparedStatements 有意思的是,在JDBC出现了许多年后的今天,这个错误依然出现在博客、论坛和邮件列表中,即便要记住和理解它是一件很简单的事。开发者不使用PreparedStatements的原因可能有如下几个: 他们对PreparedStatements不了解 他们认为使用PreparedStatements太慢了 他们认为写Prepar
- 世纪互联与结盟有感
阿尔萨斯
10月10日,世纪互联与(Foxcon)签约成立合资公司,有感。
全球电子制造业巨头(全球500强企业)与世纪互联共同看好IDC、云计算等业务在中国的增长空间,双方迅速果断出手,在资本层面上达成合作,此举体现了全球电子制造业巨头对世纪互联IDC业务的欣赏与信任,另一方面反映出世纪互联目前良好的运营状况与广阔的发展前景。
众所周知,精于电子产品制造(世界第一),对于世纪互联而言,能够与结盟