【Mark】组合逻辑电路

组合逻辑电路

• 数字逻辑电路，分为组合逻辑电路，时序逻辑电路
• 组合电路：没有记忆、存储功能，没有反馈路径或存储单元，只有逻辑门
• 反馈路径，就是一个门的输出到另一个门的输入的连接
• 组合逻辑电路，任一时刻的输出状态仅由该时刻的输入信号决定
• 组合电路的两种表示：
  1.n个输入变量的2ⁿ种输入组合，对应2ⁿ个输出值，列真值表
  2.用m个逻辑函数描述，每个函数对应一个输出变量
• 组合逻辑电路分析：三步，
  1.逐级写输出函数
  2.写真值表
  3.分析电路逻辑功能（最 “难” 的一步，将真值表的情况描述一遍，再总结(。・∀・)ノ）
• 组合逻辑电路设计（分析的逆过程）：
  （原则：最简电路）四步，
  1.列真值表 （四步中最难的）
  2.写逻辑函数
  3.化简（用卡诺图）
  4.画逻辑图（逻辑图和逻辑电路结构图好像有些不一样？还是一样？）
• 规定必须要有：
  例如：
  表决电路中，设A、B、C为参加表决的三个输入变量，F为表决结果，
  规定：A = 1，B = 1，C = 1，表示赞成；反之表示不赞成。F = 1表示多数赞成，即通过；反之表示不通过。
• 冒险：由竞争导致的错误输出信号（对时序逻辑电路影响较大）

---

https://blog.csdn.net/qq_43763494/article/details/100943608----【记录】数字逻辑知识点总结

---

• https://blog.csdn.net/qq_43763494/article/details/102018253----【BLOG OUTLINE】博客大纲 (￣▽￣)"

---