数字逻辑

零起步的 FPGA 学习圣经：Project F 开源项目深度解读

ProjectF是一个完全开源的、面向学习者的FPGA教程项目，由英国开发者WillGreen维护，旨在帮助开发者从零开始学习数字逻辑和硬件设计。项目口

OpenFPGA·2025-06-27 03:46

数电期末考试填空题预测（含答案与解析）

一、填空题高频考点预测（含解析）第一章：数字逻辑基础常见的有权码有、；无权码有、。答案：8421码、2421码；余3码、格雷码解析：有权码是指每一位都有固定权值的编码，如8421码和2421码

培风图南以星河揽胜·2025-06-17 08:09

嵌入式硬件篇---常见电平标准

以下是一些常用的电平标准及其特点：一、TTL（Transistor-TransistorLogic，晶体管-晶体管逻辑）特点：经典数字逻辑电平，历史悠久，广泛应用于早期电路。

·2025-06-15 21:45

【芯片设计- RTL 数字逻辑设计入门 4.2 -- 组合逻辑赋值 + 时序逻辑状态保持】

文章目录Overview原语句分析变量含义假设（根据命名推测）状态更新逻辑详解状态转移逻辑举个实际例子小结Overview本文将详细介绍verilogrtl中assignreg_halt_mode_nx=halt_taken|(reg_halt_mode&~halt_return)；的作用，以及这里为何要使用reg_halt_mode，在时序逻辑中会进行reg_halt_mode=reg_halt

主公讲 ARM·2025-06-11 12:11

【芯片设计- RTL 数字逻辑设计入门 14.1 -- SRAM RTL 实现举例】

文章目录定义结构说明分解讲解举例说明示例1：构建一个256x32的存储器示例2：构建一个1024x64的存储器小结：使用场景本文将详细说明verilog存储器是如何定义的，比如reg[DATA_WIDTH-1:0]mem[0:(1<

主公讲 ARM·2025-05-28 16:16

【芯片设计- RTL 数字逻辑设计入门 14 -- SRAM 与 FIFO 区别 RTL 详解】

文章目录一、SRAM（静态随机访问存储器）SRAM特点SRAM用途SRAM访问机制（指定地址）二、FIFO（先入先出队列）FIFO特点FIFO用途FIFO接口示例：三、SRAMvsFIFO总结对比四、代码演示1.SRAM代码使用说明2.FIFO模块（先进先出，不能指定地址）使用说明本文将详细介绍SOC设计中SRAM与FIFO的区别以及SRAM为何可以操作指定地址等相关内容。在SoC（Systemo

主公讲 ARM·2025-05-28 16:15

2.4g芯片引脚功能

例如Ci24R1采用独立电源引脚（VDD_PA、VDD_RF、VDD_LOGIC），分别为功率放大器、射频模块和数字逻辑供电，降低模块间干扰。

WINTEC亿胜盈科sophie·2025-05-25 06:22

实验-时序电路设计1-走马灯（数字逻辑）

一、实验内容设计一个走马灯走马灯是一种利用LED灯动态闪烁实现的应用电路，被广泛应用于装饰领域采用走马灯原理的夜景灯效果你需要结合带并行数据加载的移位寄存器和LED，结合Logisim提供的LED设计出一个走马灯。具体设计要求如下：i.LED灯的数量不少于8个；ii.为走马灯提供一个数据预加载的模式，允许用户初始化走马灯内的数据（你依然可以利用复用器来实现如下伪代码：if（初始化模式）移位寄存器=

2301_80182171·2025-05-12 11:20

【芯片设计- RTL 数字逻辑设计入门 4.1 -- verilog 组合逻辑和时序逻辑延时比较】

文章目录Overview时间线简单示意Overview我们来详细分析下面这段RTLCode，sbcs_sbbusy为什么会比sbcs_sbbusy_nx慢一拍（晚一个时钟周期变化）。assignsbcs_sbbusy_nx=set_sbcs_sbbusy;always@(posedgeclkornegedgedmi_resetn)beginif(!dmi_resetn)beginsbcs_sbbu

主公讲 ARM·2025-05-08 08:37

24小时FPGA数字时钟设计与实现

这个项目对于学习数字逻辑设计和FPGA编程是极佳的实践材料。1.FPGA技术在数字时钟设计中的应

西域情歌·2025-04-29 14:13

全版本Vivado与Vitis安装终极指南：从零到精通的系统化实践

PGA开发环境的基石构建在数字逻辑设计的星辰大海中，Vivado与Vitas如同双星系统，承载着FPGA开发的全流程使命。

芯作者·2025-04-20 04:51

FPGA配置加载全流程深度解析：从基础到创新的终极指南

不同于ASIC的固定架构，FPGA的配置流程承载着硬件重构的魔法，是连接数字逻辑与物理世界的桥梁。

芯作者·2025-04-20 04:21

【ShuQiHere】掌握卡诺图 (Karnaugh Map)——简化布尔表达式的利器

【ShuQiHere】在数字逻辑设计中，简化布尔表达式是优化电路设计中的关键一步。复杂的逻辑表达式不仅增加了硬件电路的成本，还可能影响性能和功耗。

ShuQiHere·2025-04-15 19:23

【从零开始学习计算机科学】数字逻辑（二）数字逻辑电路

【从零开始学习计算机科学】数字逻辑（二）数字逻辑电路数字逻辑电路数字逻辑电路的类型数字逻辑电路的研究方法电子设计自动化(EDA)数字逻辑电路用来处理数字信号的电子线路称为数字电路。

贫苦游商·2025-03-17 06:21

【从零开始学习计算机科学】数字逻辑（四）数字系统设计

【从零开始学习计算机科学】数字逻辑（四）数字系统设计数字系统设计硬件描述语言HDL（HardwareDescriptionLanguage）VerilogHDL的起源与发展HDL软核、固核和硬核的重用HDL

贫苦游商·2025-03-17 06:21

CMOS电平标准详解

一、CMOS电平标准的定义CMOS（ComplementaryMetal-Oxide-Semiconductor，互补金属氧化物半导体）电平标准是一种基于CMOS工艺的数字逻辑电平规范，用于定义逻辑高电平

美好的事情总会发生·2025-03-10 21:03

【从零开始学习计算机科学】数字逻辑（五） Verilog HDL语言

【从零开始学习计算机科学】数字逻辑（五）VerilogHDL语言VerilogHDL语言8位全加器8位计数器2位比较器三态驱动器VerilogHDL模块的结构模块声明。端口定义。信号类型。

贫苦游商·2025-03-09 05:31

第六篇：数字逻辑的“矩阵革命”——域控制器中的组合电路设计

——Morpheus>在数字逻辑的世界里，组合电路就是构建Matrix的底层代码。

天天爱吃肉8218·2025-02-15 20:36

MacOS下载安装Logisim（图文教程）

它允许用户通过图形界面构建和测试复杂的数字逻辑电路，如加法器、解码器、编码器、寄存器、内存等，从而帮助学生理解计算机硬件的工作原理。二、如何判断当前Mac是什么架构的？

Roc-xb·2025-01-25 04:57

设计Xnorgate FPGA同或门

首先，我们需要了解FPGA(FieldProgrammableGateArray)是一种可编程的数字逻辑芯片，它可以通过编程来实现各种数字逻辑电路。

CodeWG·2025-01-21 20:30

Quartus网盘资源下载与安装附图文安装教程

它可以帮助用户完成数字逻辑电路的设计、仿真、综合和布局，以及与外围设备进行通信和控制。

学习天使Alice·2024-08-29 10:20

数字电路中卡诺图理解

简单理解就是，卡诺图是用来化简数字逻辑的图表，它将不同输入变量的组合枚举到图表中，然后填入是否为1或者0.化简有2种方式1种是SOP一种是POS。

Lambor_Ma·2024-08-27 22:14

C++竞赛初阶L1-14-第六单元-数组(31~33课)541: T456471 计算书费

题目内容下面是一个图书的单价表：计算概论28.9元/本数据结构与算法32.7元/本数字逻辑45.6元/本C++程序设计教程78元/本人工智能35元/本计算机体系结构86.2元/本编译原理27.8元/本操作系统

麓小墨哥·2024-08-23 16:30

数字逻辑不可能涌现出智能

但若二进制运算不可扩展，基于数字逻辑的人工智能就不可能。前面提到过，二进制运算本质上

dog250·2024-03-26 20:10

专145+总420+哈尔滨工业大学803信号与系统和数字逻辑电路考研经验哈工大电子信息与通信，真题，大纲，参考书。

自从高考失利没有考入哈工大，一直带着遗憾，今年初试专业课803信号与系统和数字逻辑电路145+，总分420+顺利圆满哈工大，了却了一块心病，回看这一年的复习起起落落，心中的那块初心，让我坚持到了上岸，总结一下自己的复习经验

一个通信老学姐·2024-02-20 09:10

vivado HDL编码技术

HDL编码技术介绍硬件描述语言（HDL）编码技术使您能够：•描述数字逻辑电路中最常见的功能。•充分利用AMD设备的体系结构功能。•模板可从AMDVivado™设计套件集成设计环境中获得（侧面）。

cckkppll·2024-02-14 14:35

Verilog和Verilog-A有什么区别

Verilog可用于编写数字逻辑、寄存器传输级（RTL）设计、门级电路和系统级设计。Verilog-A是Verilog的扩展，专门用于建模和仿真模拟电路。

幻象空间的十三楼·2024-02-13 06:44

【牛客网华为机试】HJ44 Sudoku

题目描述问题描述：数独（Sudoku）是一款大众喜爱的数字逻辑游戏。

202xxx·2024-02-12 21:38

fpga 需要掌握哪些基础知识？

宸极FPGA_IC·2024-02-11 01:30

专业130+总分410+苏州大学837信号系统与数字逻辑考研经验电子信息与通信，真题，大纲，参考书

今年考研总分410+，专业837信号系统与数字逻辑130+，整体每门相对比较均衡，没有明显的短板，顺利上岸苏大，总结一下自己这大半年的复习经历，希望可以对大家有所帮助，也算是对自己考研做个总结。

一个通信老学姐·2024-02-09 09:15

数字逻辑期末复习【个人期末复盘】【有不足之处欢迎斧正】

1.组合逻辑电路分析分析电路功能时，需要先列出电路的真值表，然后分析电路的真值表（例如功能为同或）全加器与半加器的区别在于有无低位进位作为加数找逻辑表达式可以使用卡诺图，划卡诺圈如果题目要求设计一个逻辑电路，先写出真值表对应的卡诺图，然后圈出对应的卡诺圈。利用题目要求的实现方式来实现逻辑电路的设计。从输出依次得到输出题目中的低位和高位需要注意，严格遵守题目的高低位顺序2.竞争与冒险时电路中存在延迟

bulinglz·2024-02-09 02:23

【芯片设计- RTL 数字逻辑设计入门 16 -- verilog CRC-8 实现】

CRC校验CRC校验（CyclicRedundancyCheck）是一种用于检测数据传输或存储后是否出现错误的技术。其核心思想是通过发送方和接收方都遵循同一算法生成一个数据块的校验码，然后接收方将其与接收到的数据的校验码进行比较。如果两者一致，那么数据很可能是完整和未受损的；如果不同，那么数据在传输或存储过程中可能发生了错误。简单通俗的介绍：假设你有一本书，你想检查这本书是否完整，没有丢失任何页面

CodingCos·2024-02-08 23:02

【芯片设计- RTL 数字逻辑设计入门 15 -- 函数实现数据大小端转换】

文章目录函数实现数据大小端转换函数语法函数使用的规则VerilogandTestbench综合图VCS仿真波形函数实现数据大小端转换在数字芯片设计中，经常把实现特定功能的模块编写成函数，在需要的时候再在主模块中调用，以提高代码的复用性和提高设计的层次，分别后续的修改。请用函数实现一个4bit数据大小端转换的功能。实现对两个不同的输入分别转换并输出。程序的接口信号图如下：使用VerilogHDL实现

CodingCos·2024-02-08 23:01

【芯片设计- RTL 数字逻辑设计入门 12 -- verilog 有符号数加减法】

文章目录多功能数据处理器描述verilog无符号数与有符号数8'd100+8'd1558'd100+8'd1568'd100+8'd157verilog代码实现TestBench代码VCS仿真结果多功能数据处理器描述根据指示信号select的不同，对输入信号a,b实现不同的运算。输入信号a,b为8bit有符号数：当select信号为0，输出a；当select信号为1，输出b；当select信号为2

CodingCos·2024-02-08 23:31

【芯片设计- RTL 数字逻辑设计入门 14 -- 使用子模块实现三输入数的大小比较】

文章目录三输入数的大小比较问题分析verilogcodeTestBenchCode综合图仿真波形图三输入数的大小比较在数字芯片设计中，通常把完成特定功能且相对独立的代码编写成子模块，在需要的时候再在主模块中例化使用，以提高代码的可复用性和设计的层次性，方便后续的修改。请编写一个子模块，将输入两个8bit位宽的变量data_a,data_b，并输出data_a,data_b之中较小的数。并在主模块中

CodingCos·2024-02-08 16:05

【芯片设计- RTL 数字逻辑设计入门番外篇 9 -- SOC 中PL端与PS端详细介绍】

文章目录ProgrammableLogicandProcessingSystemPL（ProgrammableLogic）特点PS和PL之间的协同设计和开发工具ProgrammableLogicandProcessingSystem在系统级芯片（SoC）的上下文中，“PL”通常指的是可编程逻辑（ProgrammableLogic）部分，特别是在使用了FPGA（现场可编程门阵列）技术的SoC中。例如

CodingCos·2024-02-08 16:34

【芯片设计- RTL 数字逻辑设计入门 13 -- generate_for 和 for】

文章目录generate_forverilogcodetestbenchcode仿真波形for循环verilogcode仿真波形错误小结generate_for在某个module中包含了很多相似的连续赋值语句，请使用generata…for语句编写代码，替代该语句，要求不能改变原module的功能。使用VerilogHDL实现以上功能并编写testbench验证。moduletemplate_mo

CodingCos·2024-02-08 16:34

【芯片设计- RTL 数字逻辑设计入门 11.1 -- 状态机实现移位运算与乘法 1】

文章目录移位运算与乘法状态机简介SystemVerilog中的测试平台VCS波形仿真阻塞赋值和非阻塞赋值有限状态机（FSM）与无限状态机的区别本篇文章接着上篇文章【芯片设计-RTL数字逻辑设计入门11–

CodingCos·2024-02-08 16:02

【芯片设计- RTL 数字逻辑设计入门 11 -- 移位运算与乘法】

请阅读【嵌入式开发学习必备专栏】文章目录移位运算与乘法VerilogCodeverilog拼接运算符（{}）TestbenchCodeVCS波形仿真问题小结移位运算与乘法已知d为一个8位数，请在每个时钟周期分别输出该数乘1/3/7/8,并输出一个信号通知此时刻输入的d有效（d给出的信号的上升沿表示写入有效）可以看到输入D的波形在为6的地方比较特殊，从波形上可以看到它只持续了一个时钟周期，但是out

CodingCos·2024-02-08 07:38

【芯片设计- RTL 数字逻辑设计入门 7 -- 同步复位与异步复位详细介绍】

文章目录复位的类型和划分同步复位综合后电路优缺点异步复位优缺点异步复位的时序分析（recoverytime/removaltime）异步复位，同步释放综合后电路优缺点转自：https://blog.csdn.net/qq_40281783/article/details/128969188复位的类型和划分通常，芯片的复位信号分为两大类，全局复位和局部复位；全局复位：能够确保每个寄存器都处于可控的状

CodingCos·2024-02-07 11:07

【芯片设计- RTL 数字逻辑设计入门 6 -- 带同步复位的D触发器 RTL实现及testbench 验证】

文章目录带同步复位的D触发器Verilog代码testbench代码编译及仿真问题小结带同步复位的D触发器同步复位：复位只能发生在在clk信号的上升沿，若clk信号出现问题，则无法进行复位。Verilog代码//timescaleins/1nsmoduleflopr(inputrstn,inputclk,input[3:0]d,output[3:0]q);reg[3:0]q_out;//synch

CodingCos·2024-02-06 11:12

逻辑代数基础

被广泛地应用于开关电路和数字逻辑电路的变换、分析、化简和设计上，因此也被称为开关代数。随着数字技术的发展，逻辑代数已经成为分析和设计逻辑电路的基本工具和理论基础。

廊桥遗梦728·2024-02-05 13:49

2019-03-24

4.写完数字逻辑课程设计的实验设计报告5.程序训练算法设计写一点！！！！！！！！！！

2022考研必胜·2024-02-04 07:37

【芯片设计- RTL 数字逻辑设计入门番外篇 7 -- 芯片生产 ATE 测试介绍】

文章目录ATE概述ATE测试介绍ScanChainATE测试与ScanChain的关系示例ATE测试向量输入向量预期输出测试模式举例ATE概述广义上的IC测试设备我们都称为ATE（AutomaticTestEquipment），一般由大量的测试机能集合在一起，由电脑控制来测试半导体芯片的功能性，这里面包含了软件和硬件的结合。不同的芯片类型则有不同的测试方法和要求。芯片类型：模拟芯片（Analog)

CodingCos·2024-02-03 11:22

【芯片设计- RTL 数字逻辑设计入门番外篇 8.1 -- memory repair 详细介绍】

文章目录memoryrepair详细介绍MemoryRepair方法MemoryRepair过程举例memoryrepair详细介绍SoC(SystemonChip)的MemoryRepair是一种技术，用于检测和修复内存中的损坏单元。由于SoC内部集成了大量的逻辑和存储单元，包括RAM（随机访问存储器）、ROM（只读存储器）、缓存等，在制造过程中，由于工艺偏差或材料缺陷，有可能产生一些损坏的内存

CodingCos·2024-02-02 00:55

计算机原理与接口技术论文,微机原理与接口技术综述论文

微机原理与接口技术综述论文班级：10计本(1)班姓名：许生亮学号：1004011029微机原理课程综述论文内容摘要：微机原理与接口技术是计算机科学与技术专业非常重要的一门专业课程，它与前面的电路分析、数字逻辑

白沙泉·2024-02-01 04:04

【芯片设计- RTL 数字逻辑设计入门番外篇 6.1 -- 术语 Wafer 与 Tile 与 cell 关系介绍】

请阅读【嵌入式开发学习必备专栏】文章目录SoCTile与Cell与WaferWaferTileCellTile与Cell的关系示例SoCTile与Cell与Wafer在SoC（SystemonChip，系统级芯片）设计中，Wafer,Tile和Cell是常用的术语，它们在不同的设计层次上描述了芯片的组成部分。

CodingCos·2024-01-30 20:43

【芯片设计- RTL 数字逻辑设计入门番外篇 8 -- MBIST 详细介绍】

请阅读【嵌入式开发学习必备专栏】文章目录MBISTMBIST背景MBIST的主要特点和优势MBIST的工作原理举例MBISTMBIST（MemoryBuilt-InSelf-Test）是一种在系统级芯片（SoC）中内置的内建自测试，用于检测和验证片上存储器（如RAM，ROM等）的完整性和功能。何谓内建自测试？“内建”的含义是指针对存储器的测试向量由内建的存储器测试逻辑自动产生，而非外部测试机台（A

CodingCos·2024-01-30 20:08

python1～100猜数字游戏规则_Python小游戏——猜数字教程（random库教程）

今天来开发一个简单的数字逻辑游戏，猜数字（数字炸弹）首先开发游戏第一件事，了解需求。

weixin_39886612·2024-01-30 16:22

03 Verilog HDL 语法

VerilogHDL（HardwareDescriptionLanguage）是在C语言的基础上发展起来的一种硬件描述语言（用它可以表示逻辑电路图、逻辑表达式、数字逻辑系统所完成的逻辑功能等）具有灵活性高

lf282481431·2024-01-30 12:41

上一页 1 2 3 4 5 6 7 8 下一页

按字母分类： A B C D E F G H I J K L M N O P Q R S T U V W X Y Z 其他

推荐频道