pcie总线---一点点

表4‑1PCIe总线规范与总线频率和编码的关系

PCIe总线规范

总线频率[1]

单Lane的峰值带宽

编码方式

1.x

1.25GHz

2.5GT/s

8/10b编码

2.x

2.5GHz

5GT/s

8/10b编码

3.0

4GHz

8GT/s

128/130b编码

 

如上表所示,不同的PCIe总线规范使用的总线频率并不相同,其使用的数据编码方式也不相同。PCIe总线V1.x和V2.0规范在物理层中使用8/10b编码,即在PCIe链路上的10 bit中含有8 bit的有效数据;而V3.0规范使用128/130b编码方式,即在PCIe链路上的130 bit中含有128 bit的有效数据。

由上表所示,V3.0规范使用的总线频率虽然只有4GHz,但是其有效带宽是V2.x的两倍。下文将以V2.x规范为例,说明不同宽度PCIe链路所能提供的峰值带宽,如表4‑2所示。

 表4‑2PCIe总线的峰值带宽

PCIe总线的数据位宽

×1

×2

×4

×8

×12

×16

×32

峰值带宽(GT/s)

5

10

20

40

60

80

160

转载于:https://www.cnblogs.com/awheat/p/11422191.html

你可能感兴趣的:(pcie总线---一点点)