庸手著文章
庸手著文章

FPGA学习[1]——在SDRAM中运行NIOS II 超详细教程（一）

博主最近开始学习NIOS II，在以往的教程中，往往使用On Chip RAM/ROM存放程序，对于Memory比较稀缺的FPGA来说这个简直是个噩梦，因为很可能放不下一段Hello World代码T^T更别希望能跑一个OS或者GUI、LWIP之类的。不过解决方法倒也挺简单，把代码扔到SDRAM里跑就是了。
现在能买到的FPGA开发板通常都会带有一片SDRAM，容量在8Mbit~256Mbit不等，取决于客官的荷包是否充裕。博主手中的小板子包含一块32Mbit的SDRAM，这足够跑一个小型的操作系统加上一个轻量级的GUI程序了，博主希望做的就是能够让NIOS处理器从SDRAM启动运行代码，以下是实现。

博主使用的是EP4CE15F23C8N这款FPGA，开发环境选择了Quartus Prime 18.0 Standard版本。

首先：双击Quartus图标打开软件^ _ ^
FPGA学习[1]——在SDRAM中运行NIOS II 超详细教程（一）_第1张图片
新建一个工程
FPGA学习[1]——在SDRAM中运行NIOS II 超详细教程（一）_第2张图片设置工程路径和名称
FPGA学习[1]——在SDRAM中运行NIOS II 超详细教程（一）_第3张图片
选择FPGA器件型号，在这一步可以看到该器件的逻辑单元数量和Memory数量，以及可用IO数
FPGA学习[1]——在SDRAM中运行NIOS II 超详细教程（一）_第4张图片
点击箭头所指图标，打开platform designer（原sopc builder）

FPGA学习[1]——在SDRAM中运行NIOS II 超详细教程（一）_第5张图片
FPGA学习[1]——在SDRAM中运行NIOS II 超详细教程（一）_第6张图片
打开后的界面如图所示
FPGA学习[1]——在SDRAM中运行NIOS II 超详细教程（一）_第7张图片
按CTRL+S保存，写上您心仪的名字
FPGA学习[1]——在SDRAM中运行NIOS II 超详细教程（一）_第8张图片
在左侧栏中搜索nios，加入nios软核
FPGA学习[1]——在SDRAM中运行NIOS II 超详细教程（一）_第9张图片
博主自认为手上的FPGA芯片还是蛮不错的，自信的选择了/f版本，也就是最高兴性能的版本，当然占用的LEs相对也是比较多的。手头拮据的客观也可以选择第一个精简版的，性能也是可以的。
FPGA学习[1]——在SDRAM中运行NIOS II 超详细教程（一）_第10张图片
在这里我们需要将Data Cache关闭。
FPGA学习[1]——在SDRAM中运行NIOS II 超详细教程（一）_第11张图片
搜索sdram，添加一个sdram控制器
FPGA学习[1]——在SDRAM中运行NIOS II 超详细教程（一）_第12张图片
注意这一步非常关键！请客观查阅自己开发板上的SDRAM数据手册以后填写！否则很有可能您的NIOS II SOPC会出现ELF文件下载失败的现象！
FPGA学习[1]——在SDRAM中运行NIOS II 超详细教程（一）_第13张图片
这个保持默认即可。
FPGA学习[1]——在SDRAM中运行NIOS II 超详细教程（一）_第14张图片
搜索uart，添加jtag uart模块，这个模块将负责sopc的通信，参数保持默认即可。
FPGA学习[1]——在SDRAM中运行NIOS II 超详细教程（一）_第15张图片
这里博主想要调用开发板上的几个按键和led，因此选择了一个pio，相当于单片机的io口。这里添加的pio都可以引出映射到真实的物理管脚上，让FPGA像一块真实的单片机一样使用。
FPGA学习[1]——在SDRAM中运行NIOS II 超详细教程（一）_第16张图片
这里博主选择了Bidir，这个是一个双向io。
注意Bidir和inout的区别！选择inout将生成两个io，一个是in一个是out哦！
这里还可以给这些io添加边沿触发或者是中断功能，第一次使用不需要这么复杂，按需要添加即可。
FPGA学习[1]——在SDRAM中运行NIOS II 超详细教程（一）_第17张图片
完成以后给各个模块重命名一下方便代码编写。
双击clk_0
注意右侧的框内需要如实输入提供给SOPC的时钟频率，例如时钟由一个50MHz的晶振提供，这里应该写50M，当然使用PLL倍频或分频以后再提供给SOPC的，应当写上经过分频或倍频以后的时钟，否则您的NIOS软核将无法被识别，或出现无法下载ELF文件的情况！
FPGA学习[1]——在SDRAM中运行NIOS II 超详细教程（一）_第18张图片
为了简单起见全连上吧…
FPGA学习[1]——在SDRAM中运行NIOS II 超详细教程（一）_第19张图片
注意双击引出sdram与pio的输出，因为这些将被映射到真实的物理管脚上，这些脚将在SOPC外部被访问
FPGA学习[1]——在SDRAM中运行NIOS II 超详细教程（一）_第20张图片
这一步将是代码在SDRAM中运行的关键！将Vector指向SDRAM的总线！
FPGA学习[1]——在SDRAM中运行NIOS II 超详细教程（一）_第21张图片
分配基地址
FPGA学习[1]——在SDRAM中运行NIOS II 超详细教程（一）_第22张图片
按CTRL+S保存，若没有提升错误恭喜您的SOPC应该可以正常使用。
FPGA学习[1]——在SDRAM中运行NIOS II 超详细教程（一）_第23张图片
生成HDL文件
FPGA学习[1]——在SDRAM中运行NIOS II 超详细教程（一）_第24张图片
FPGA学习[1]——在SDRAM中运行NIOS II 超详细教程（一）_第25张图片
不出意外也可以正常生成。
FPGA学习[1]——在SDRAM中运行NIOS II 超详细教程（一）_第26张图片
关闭platform designer以后弹出如下提示，大概意思是说添加qip和sip文件进入工程。
FPGA学习[1]——在SDRAM中运行NIOS II 超详细教程（一）_第27张图片
那就照做咯，选择添加或移除文件
FPGA学习[1]——在SDRAM中运行NIOS II 超详细教程（一）_第28张图片
simula中添加sip文件，在synthesis中添加qip文件
注意选择文件类型为all files，否则您是看花了眼也找不到的。
FPGA学习[1]——在SDRAM中运行NIOS II 超详细教程（一）_第29张图片
FPGA学习[1]——在SDRAM中运行NIOS II 超详细教程（一）_第30张图片
OK！
FPGA学习[1]——在SDRAM中运行NIOS II 超详细教程（一）_第31张图片
新建一个Verilog HDL文件，编写代码例化模块
FPGA学习[1]——在SDRAM中运行NIOS II 超详细教程（一）_第32张图片
为了保证SDRAM可以正常运行，我们需要添加一个PLL时钟，时钟按如下进行配置：
FPGA学习[1]——在SDRAM中运行NIOS II 超详细教程（一）_第33张图片
FPGA学习[1]——在SDRAM中运行NIOS II 超详细教程（一）_第34张图片
FPGA学习[1]——在SDRAM中运行NIOS II 超详细教程（一）_第35张图片
这里不引出reset，locked等这些引脚
FPGA学习[1]——在SDRAM中运行NIOS II 超详细教程（一）_第36张图片

这一步非常非常关键，为了SDRAM能够正常工作我们需要将时钟移相-63°，当然这个也不绝对，如果您的SOPC无法正常运行，或者下载不了ELF文件请检查这个设置是否正确！！！！

FPGA学习[1]——在SDRAM中运行NIOS II 超详细教程（一）_第37张图片
FPGA学习[1]——在SDRAM中运行NIOS II 超详细教程（一）_第38张图片
大家可以吧pll_inst.v选中，因为在这个文件里放置了一个例化模板，到时候copy过来直接使用就可以了。
finish以后会弹出一个框框，提示吧刚刚生成的pll模块加入工程
FPGA学习[1]——在SDRAM中运行NIOS II 超详细教程（一）_第39张图片
不放心可以检查一下是否正确添加
FPGA学习[1]——在SDRAM中运行NIOS II 超详细教程（一）_第40张图片
下面编写代码和例化程序。首先顶一个module，写上输入输出
FPGA学习[1]——在SDRAM中运行NIOS II 超详细教程（一）_第41张图片
在文件夹下找到刚刚勾选则pll_inst.v，拷贝里面的内容到程序中
FPGA学习[1]——在SDRAM中运行NIOS II 超详细教程（一）_第42张图片
FPGA学习[1]——在SDRAM中运行NIOS II 超详细教程（一）_第43张图片
修改一下。
注意虽然在SOPC设置里面，我们直接将SDRAM的CLK与CLK_0相连，但是实际上SDRAM的时钟是需要外部输入的，因此我们额外添加一个DRAM_CLK，给SDRAM提供时钟。

如法炮制，找到nios_inst.v，拷贝代码
FPGA学习[1]——在SDRAM中运行NIOS II 超详细教程（一）_第44张图片
FPGA学习[1]——在SDRAM中运行NIOS II 超详细教程（一）_第45张图片
修改。
FPGA学习[1]——在SDRAM中运行NIOS II 超详细教程（一）_第46张图片
CTRL+S保存，取个名字，并且设置其为顶层
FPGA学习[1]——在SDRAM中运行NIOS II 超详细教程（一）_第47张图片
选择分析并综合代码
FPGA学习[1]——在SDRAM中运行NIOS II 超详细教程（一）_第48张图片
如果您的代码没有问题很快就可以综合完成
FPGA学习[1]——在SDRAM中运行NIOS II 超详细教程（一）_第49张图片
点击配置管脚
FPGA学习[1]——在SDRAM中运行NIOS II 超详细教程（一）_第50张图片
FPGA学习[1]——在SDRAM中运行NIOS II 超详细教程（一）_第51张图片

在这里填入管脚名称，管脚名称需要与开发板上的一一对应！！
注意SDRAM的管脚多且复杂，名字也类似一定不能看花眼，否则会出现ELF文件无法下载的错误！！！！

FPGA学习[1]——在SDRAM中运行NIOS II 超详细教程（一）_第52张图片
完毕以后点击小三角
在这里插入图片描述
不出意外应该是没问题的，这里我们可以查看一下资源占用情况，比起使用On chip memory，这点占用应该是小得多了。
FPGA学习[1]——在SDRAM中运行NIOS II 超详细教程（一）_第53张图片
FPGA学习[1]——在SDRAM中运行NIOS II 超详细教程（一）_第54张图片
下载费尽千辛万苦生成的sof文件，到此可以休息一会了。

总结

  1. 添加NIOS II核与SDRAM控制器，正确设置Vector（SDRAM的总线），正确设置SDRAM的相关参数（位数，容量等），设置不正确NIOS II将跑不起来，或者在软件编写运行C语言代码的时候出现ELF文件下载错误。
  2. 引出SDRAM和PIO，不引出咋玩啊？
  3. 设置PLL移相-63°，否则SDRAM无法正常运行，出现ELF下载错误
  4. 将PLL出来的时钟接到SDRAM的时钟管脚上
  5. 细致分配管脚，不允许出错，否则将出现ELF文件下载错误
  6. ！耐心，出现ELF文件下载错误以后一定要仔细回顾上述几个点，确保万无一失。
  7. 没了

博主看到这类教程网上是有的，但是不是非常详细，给初学NIOS的朋友一点小帮助吧。

你可能感兴趣的:(FPGA)

  • (179)时序收敛---＞(29)时序收敛二九 FPGA系统设计指南针 FPGA系统设计(内训)fpga开发时序收敛
    1目录（a）FPGA简介（b）Verilog简介（c）时钟简介（d）时序收敛二九（e）结束1FPGA简介（a）FPGA（FieldProgrammableGateArray）是在PAL（可编程阵列逻辑）、GAL（通用阵列逻辑）等可编程器件的基础上进一步发展的产物。它是作为专用集成电路（ASIC）领域中的一种半定制电路而出现的，既解决了定制电路的不足，又克服了原有可编程器件门电路数有限的缺点。（b）
  • (180)时序收敛---＞(30)时序收敛三十 FPGA系统设计指南针 FPGA系统设计(内训)fpga开发时序收敛
    1目录（a）FPGA简介（b）Verilog简介（c）时钟简介（d）时序收敛三十（e）结束1FPGA简介（a）FPGA（FieldProgrammableGateArray）是在PAL（可编程阵列逻辑）、GAL（通用阵列逻辑）等可编程器件的基础上进一步发展的产物。它是作为专用集成电路（ASIC）领域中的一种半定制电路而出现的，既解决了定制电路的不足，又克服了原有可编程器件门电路数有限的缺点。（b）
  • (158)时序收敛---＞(08)时序收敛八 FPGA系统设计指南针 FPGA系统设计(内训)fpga开发时序收敛
    1目录（a）FPGA简介（b）Verilog简介（c）时钟简介（d）时序收敛八（e）结束1FPGA简介（a）FPGA（FieldProgrammableGateArray）是在PAL（可编程阵列逻辑）、GAL（通用阵列逻辑）等可编程器件的基础上进一步发展的产物。它是作为专用集成电路（ASIC）领域中的一种半定制电路而出现的，既解决了定制电路的不足，又克服了原有可编程器件门电路数有限的缺点。（b）F
  • (159)时序收敛---＞(09)时序收敛九 FPGA系统设计指南针 FPGA系统设计(内训)fpga开发时序收敛
    1目录（a）FPGA简介（b）Verilog简介（c）时钟简介（d）时序收敛九（e）结束1FPGA简介（a）FPGA（FieldProgrammableGateArray）是在PAL（可编程阵列逻辑）、GAL（通用阵列逻辑）等可编程器件的基础上进一步发展的产物。它是作为专用集成电路（ASIC）领域中的一种半定制电路而出现的，既解决了定制电路的不足，又克服了原有可编程器件门电路数有限的缺点。（b）F
  • (160)时序收敛---＞(10)时序收敛十 FPGA系统设计指南针 FPGA系统设计(内训)fpga开发时序收敛
    1目录（a）FPGA简介（b）Verilog简介（c）时钟简介（d）时序收敛十（e）结束1FPGA简介（a）FPGA（FieldProgrammableGateArray）是在PAL（可编程阵列逻辑）、GAL（通用阵列逻辑）等可编程器件的基础上进一步发展的产物。它是作为专用集成电路（ASIC）领域中的一种半定制电路而出现的，既解决了定制电路的不足，又克服了原有可编程器件门电路数有限的缺点。（b）F
  • (153)时序收敛---＞(03)时序收敛三 FPGA系统设计指南针 FPGA系统设计(内训)fpga开发时序收敛
    1目录（a）FPGA简介（b）Verilog简介（c）时钟简介（d）时序收敛三（e）结束1FPGA简介（a）FPGA（FieldProgrammableGateArray）是在PAL（可编程阵列逻辑）、GAL（通用阵列逻辑）等可编程器件的基础上进一步发展的产物。它是作为专用集成电路（ASIC）领域中的一种半定制电路而出现的，既解决了定制电路的不足，又克服了原有可编程器件门电路数有限的缺点。（b）F
  • (121)DAC接口---＞(006)基于FPGA实现DAC8811接口 FPGA系统设计指南针 FPGA接口开发(项目实战)fpga开发FPGAIC
    1目录（a）FPGA简介（b）IC简介（c）Verilog简介（d）基于FPGA实现DAC8811接口（e）结束1FPGA简介（a）FPGA（FieldProgrammableGateArray）是在PAL（可编程阵列逻辑）、GAL（通用阵列逻辑）等可编程器件的基础上进一步发展的产物。它是作为专用集成电路（ASIC）领域中的一种半定制电路而出现的，既解决了定制电路的不足，又克服了原有可编程器件门电
  • FPGA复位专题---（3）上电复位？ FPGA系统设计指南针 FPGA系统设计(内训)fpga开发
    （3）上电复位？1目录（a）FPGA简介（b）Verilog简介（c）复位简介（d）上电复位？（e）结束1FPGA简介（a）FPGA（FieldProgrammableGateArray）是在PAL（可编程阵列逻辑）、GAL（通用阵列逻辑）等可编程器件的基础上进一步发展的产物。它是作为专用集成电路（ASIC）领域中的一种半定制电路而出现的，既解决了定制电路的不足，又克服了原有可编程器件门电路数有限
  • (182)时序收敛---＞(32)时序收敛三二 FPGA系统设计指南针 FPGA系统设计(内训)fpga开发时序收敛
    1目录（a）FPGA简介（b）Verilog简介（c）时钟简介（d）时序收敛三二（e）结束1FPGA简介（a）FPGA（FieldProgrammableGateArray）是在PAL（可编程阵列逻辑）、GAL（通用阵列逻辑）等可编程器件的基础上进一步发展的产物。它是作为专用集成电路（ASIC）领域中的一种半定制电路而出现的，既解决了定制电路的不足，又克服了原有可编程器件门电路数有限的缺点。（b）
  • 使用FPGA接收MIPI CSI RX信号并进行去抖动、RGB转YUV处理：FX3014 USB3.0 UVC传输与帧率控制源代码，FPGA实现MIPI CSI RX接收，去Debayer， RGB转 kVfINoSzdrt fpga开发程序人生
    fpgamipicsirx接收去debayer,rgb转yuv,fx3014usb3.0uvc传输与帧率控制源代码，具体架构看图，除dphy物理层外，mipi均为源码sensorimx219mipi源码mipi4lanecsirxraw10fpgamachXO3lf-690usb3.0fx301432bityuvdatawithframesync测试模式3280*246415fps1920*108
  • FPGA_mipi 哈呀_fpga fpga开发逻辑高速接口系统架构高速传输
    1mipi接口mipi(移动行业处理器接口，是为高速数据传输量身定做的，旨在解决日益增长的高清图像(视频)传输的高带宽要求与传统接口低速率之间的矛盾。采用差分信号传输，在设计时需要按照差分设计的一般规则进行严格的设计。mipi协议提出之际，主要有2个应用，csi(摄像头串行接口)，旨在为高清摄像头和应用处理器之间提供一个高速串行接口，和dsi(显示串行接口)，旨在为应用处理器和显示设备之间提供一个
  • Xilinx 7系列FPGA架构之器件配置（二） FPGA技术实战 FPGA器件架构XinxFPGA硬件设计fpga开发
    引言：本文我们介绍下7系列FPGA的配置接口，在进行硬件电路图设计时，这也是我们非常关心的内容，本文主要介绍配置模式的选择、配置管脚定义以及如何选择CFGBVS管脚电压及Bank14/15电压。1.概述Xilinx®7系列设备有五个配置接口。每个配置接口对应一个或多个配置模式和总线宽度，如表1所示。有关接口详细的时序信息，可以参阅相应的7系列FPGA数据手册。配置时序主要与FPGA配置时钟管脚CC
  • Xilinx 7系列FPGA架构之器件配置（一） FPGA技术实战 FPGA器件架构XinxFPGA硬件设计fpga开发
    引言：本系列博文描述7系列FPGA配置的技术参考。作为开篇，简要概述了7系列FPGA的配置方法和功能。随后的博文将对每种配置方法和功能进行更详细的描述。本文描述的配置方法和功能适用于所有7系列家族器件，只有少数例外。1.概述Xilinx®7系列FPGA通过将特定于应用程序的配置数据（位流）加载到内存中进行配置。7系列FPGA可以主动从外部非易失性存储设备加载，也可以通过外部智能源（如微处理器、DS
  • FPGA器件在线配置方法概述 fpga和matlab FPGA其他fpga开发FPGA在线配置
    目录1.配置电路结构和原理2.ICR控制电路软件3.几种常见的FPGA在线配置方法3.1动态部分重配置（PartialReconfiguration,PR）3.2在系统编程（In-SystemProgramming,ISP）3.3多比特流配置（Multi-BitstreamConfiguration）3.4远程更新与配置3.5使用OpenCL或HLS工具FPGA（Field-Programmabl
  • quartus频率计 时钟设置_FPGA021 基于QuartusⅡ数字频率计的设计与仿真 weixin_39876739 quartus频率计时钟设置
    摘要随着科技电子领域的发展，可编程逻辑器件，例如CPLD和FPGA的在设计中得到了广泛的应用和普及，FPGA/CPLD的发展使数字设计更加的灵活。这些芯片可以通过软件编程的方式对内部结构进行重构，使它达到相应的功能。这种设计思想改变了传统的数字系统设计理念，促进了EDA技术的迅速发展。数字频率计是一种基本的测量仪器。它被广泛应用与航天、电子、测控等领域。采用等精度频率测量方法具有测量精度保持恒定，
  • quartus pin 分配（三） 落雨无风 IC设计fpgafpga开发
    quartuspin分配如有需要，可查看quartusUI界面sdc配置（二）上次文章中，说了自己写sdc需要配置的分类点，这次将介绍管脚分配。已打开Quartus软件，导入设计，写好约束下一步，在Quartus软件的菜单栏打开Assignments中的二级菜单PinPlanner打开改界面即可看到选中的fpga型号，管脚图，封装类型等信息。在打开的界面中，大致可分为上下两个部分。上半部分，可分为
  • FPGA随记——赛灵思OOC功能 一口一口吃成大V FPGA随记fpga开发
    在这里，我们简要介绍一下Vivado的OOC（Out-of-Context）综合的概念。对于顶层设计，Vivado使用自顶向下的全局（Global）综合方式，将顶层之下的所有逻辑模块都进行综合，但是设置为OOC方式的模块除外，它们独立于顶层设计而单独综合。通常，在整个设计周期中，顶层设计会被多次修改并综合。但有些子模块在创建完毕之后不会因为顶层设计的修改而被修改，如IP，它们被设置为OOC综合方式
  • 如何设计实现完成一个FPGA项目 芯作者 D1：verilog设计D1：VHDL设计fpga开发
    设计并完成一个FPGA项目是一个复杂但非常有价值的工程任务。以下是一个详细的步骤指南，帮助你从零开始完成一个FPGA项目。1.项目定义与需求分析确定项目目标：明确项目要实现的功能和性能指标。需求分析：列出所有功能需求、性能需求、接口需求等。可行性分析：评估技术可行性、成本和时间预算。2.硬件选择FPGA芯片选择：根据项目需求选择合适的FPGA芯片（如Xilinx、Intel/Altera、Latt
  • 零配置初始化流程就一直过不去_ZYNQ UltraScale+ MPSoc FPGA自学笔记-启动加载配置... weixin_40009026 零配置初始化流程就一直过不去
    前言听说最近秋天的第一杯奶茶挺火的，我得赶紧奋发图强写点东西，好赚点赏钱给妹子买奶茶，各位大佬出手大方点，我怕秋天过去了妹子还没喝上奶茶！言归正传，ZYNQUltraScale+MPSoc的配置过程还是挺复杂的，决定写一篇文章来讲一讲，当然我也是初学，如有错讹请轻轻打左脸。一、配置过程Zynq®UltraScale+™MPSoC同时有PS端和PL端，PS又有两种不同的多核处理器可以运行底层代码或者
  • FPGA编程指南: CSU DMA传输 行者.................. fpga开发FPGA
    1.将安全流开关配置设置为从DMA源接收，即设置csu.csu_sss_cfg[pcap_sss]为0x5。2.配置并设置CSU_DMA以建立通道和传输，具体编程方法可参考CSUDMA编程部分。-通道类型为DMA_SRC。-设置源地址为位流的地址。-设置大小为以字表示的位流大小。3.等待CSUDMA操作完成，确保源频道的传输已完成。4.清除CSU_DMA中断并确认传输完成，这需要设置csudma.
  • FPGA案例小程序 BABA8891 fpga开发小程序
    FPGA（Field-ProgrammableGateArray，现场可编程门阵列）的应用广泛，因此存在许多不同领域的案例小程序。以下是一些FPGA案例小程序的示例，涵盖了不同的应用场景：1.串口闭环收发小程序应用场景：工业自动化、通信设备、仪器仪表等。功能描述：该小程序通过FPGA芯片的编程实现串口数据的接收和发送功能，支持9600和115200两种速率。在接收数据时，FPGA通过串行接口接收外
  • 电源管理芯片4644关键指标及测试方法 国科安芯 产品fpga开发嵌入式硬件硬件工程
    以国科安芯(ANSILIC)推出四通道输出降压微型模块稳压器ASP4644为例，该器件支持多路级联输出最高16A。工程师可以快速设计出满足FPGA、ASIC和微处理器等多种电压和负载电流要求驱动，ASP4644模块稳压器包括DC/DC控制器、电源开关、电感器和补偿组件，采用BGA封装。仅需8个外部陶瓷电容器和4个反馈电阻器就能调节4个可独立地调整并介于0.6V至5.5V的输出。单独的输入引脚使4个
  • FPGA（Field-Programmable Gate Array，现场可编程门阵列）开发入门 MAMA6681 fpga开发
    FPGA（Field-ProgrammableGateArray，现场可编程门阵列）开发入门是一个系统且深入的过程，涉及到硬件设计、编程语言、开发工具等多个方面。以下是一个简要的FPGA开发入门指南：一、基础知识准备数字电路与逻辑设计：了解数字电路的基本概念，如二进制、逻辑门电路、组合逻辑电路、时序逻辑电路等。熟悉布尔代数和逻辑门的功能及其实现方法。计算机体系架构：掌握CPU、内存、外设、总线等计
  • FPGA 编程基础, 赋值操作符, 运算符使用, 条件表达式, 信号操作方法 行者.................. fpga开发
    1.**赋值符号**：-**"="**：阻塞赋值，即在`always`模块中该语句会被立即执行。-**""**：大于，如果A>B则结果为TRUE，否则为FALSE。-**">="**：大于等于，如果A>=B则结果为TRUE，否则为FALSE。-**"=="**：等于，如果A==B则结果为TRUE，否则为FALSE。-**"!="**：不等于，如果A!=B则结果为TRUE，否则为FALSE。4.**
  • zobovision随谈H.265/HEVC编码FPGA实现（一） zobovision 视频图像编解码FPGAIPfpga开发视频编解码
    zobovision随谈H.265/HEVC编码FPGA实现（一）H.265/HEVC出来已有10年，但市场应用难言巅峰，正如古董级的H.264现在仍然大行其道，H.265的全面应用仍有待市场发酵，至少在硬件产品端应用，值得期待。一来H.265相对H.264而言，压缩技术确实要先进不少，不管是理论上还是实际效果方面；二是H.265相对后来者H.266/VVC等而言，实用性更强，性价比更高，产品端的
  • (14)时钟专题---＞(014)行波时钟 宁静致远dream FPGA学无止境fpga开发FPGAIC
    1.1.1本节目录1）本节目录2）本节引言3）FPGA简介4）行波时钟5）结束语1.1.2本节引言“不积跬步，无以至千里；不积小流，无以成江海。就是说：不积累一步半步的行程，就没有办法达到千里之远；不积累细小的流水，就没有办法汇成江河大海。1.1.3FPGA简介FPGA（FieldProgrammableGateArray）是在PAL、GAL等可编程器件的基础上进一步发展的产物。它是作为专用集成电
  • 在Xilinx FPGA上快速实现 JESD204B 长弓的坚持 总线接口协议存储
    简介JESD204是一种连接数据转换器（ADC和DAC）和逻辑器件的高速串行接口，该标准的B修订版支持高达12.5Gbps串行数据速率，并可确保JESD204链路具有可重复的确定性延迟。随着转换器的速度和分辨率不断提升，JESD204B接口在ADI高速转换器和集成RF收发器中也变得更为常见。此外，FPGA和ASIC中灵活的串行器/解串器(SERDES)设计正逐步取代连接转换器的传统并行LVDS/C
  • 【【通信协议之MDIO读写的FPGA实现】】 ZxsLoves FPGA学习fpga开发
    通信协议之MDIO读写的FPGA实现介绍MAC与PHY之间的通信通过了MDIO的接口与PHY芯片的通信则通过MAC（MediaAccessControl）控制器来实现。MAC控制器与PHY芯片之间的通信通常包括两部分：1.数据传输接口：比如MII（MediaIndependentInterface）、RMII（ReducedMediaIndependentInterface）、GMII（Gigab
  • 8B10B编解码及FPGA实现 weixin_34309435
    概述在使用ALTERA的高速串行接口时，GXB模块里硬件实现了8B10B编码，用户只是“傻瓜”式的使用，笔者也一直没有弄清楚。网上搜索了一些学习资料，结合参考文献希望能够对其进行消化。另外，ALTERA现在已经提供8B10BIP，用户可以直接使用，不过有时候为了代码可移植性需要自己写代码实现8B10B编解码，笔者希望在这方面也做些实践。8B10B编码概念基本概念网上可以轻易找到答案，简单的说就是将
  • FPGA设计中的电源管理(转载） weixin_30632089 嵌入式数据库
    过去，FPGA设计者主要关心时序和面积使用率问题。但随着FPGA不断取代ASSP和ASIC器件，设计者们现正期望能够开发低功耗设计，在设计流程早期就能对功耗进行正确估算，以及管理和对与FPGA相关的各种内部电压及I/O电压排序。电源管理已成为FPGA设计者的一个重要考虑因素，特别是在设计便携式、电池供电的产品时。通过功率监控设计技术能够减少功耗、增强可靠性、降低生产成本，并减少对电源和冷却的要求。
  • 解读Servlet原理篇二---GenericServlet与HttpServlet 周凡杨 javaHttpServlet源理GenericService源码
    在上一篇《解读Servlet原理篇一》中提到，要实现javax.servlet.Servlet接口（即写自己的Servlet应用），你可以写一个继承自javax.servlet.GenericServletr的generic Servlet ，也可以写一个继承自java.servlet.http.HttpServlet的HTTP Servlet（这就是为什么我们自定义的Servlet通常是exte
  • MySQL性能优化 bijian1013 数据库mysql
            性能优化是通过某些有效的方法来提高MySQL的运行速度，减少占用的磁盘空间。性能优化包含很多方面，例如优化查询速度，优化更新速度和优化MySQL服务器等。本文介绍方法的主要有：         a.优化查询         b.优化数据库结构  
  • ThreadPool定时重试 dai_lm javaThreadPoolthreadtimertimertask
    项目需要当某事件触发时，执行http请求任务，失败时需要有重试机制，并根据失败次数的增加，重试间隔也相应增加，任务可能并发。 由于是耗时任务，首先考虑的就是用线程来实现，并且为了节约资源，因而选择线程池。 为了解决不定间隔的重试，选择Timer和TimerTask来完成 package threadpool; public class ThreadPoolTest {
  • Oracle 查看数据库的连接情况 周凡杨 sqloracle 连接
    首先要说的是，不同版本数据库提供的系统表会有不同，你可以根据数据字典查看该版本数据库所提供的表。 select * from dict where table_name like '%SESSION%'; 就可以查出一些表，然后根据这些表就可以获得会话信息 select sid,serial#,status,username,schemaname,osuser,terminal,ma
  • 类的继承 朱辉辉33 java
    类的继承可以提高代码的重用行，减少冗余代码；还能提高代码的扩展性。Java继承的关键字是extends 格式:public class 类名（子类）extends 类名（父类）{ } 子类可以继承到父类所有的属性和普通方法，但不能继承构造方法。且子类可以直接使用父类的public和 protected属性，但要使用private属性仍需通过调用。 子类的方法可以重写，但必须和父类的返回值类
  • android 悬浮窗特效 肆无忌惮_ android
    最近在开发项目的时候需要做一个悬浮层的动画，类似于支付宝掉钱动画。但是区别在于，需求是浮出一个窗口，之后边缩放边位移至屏幕右下角标签处。效果图如下：   一开始考虑用自定义View来做。后来发现开线程让其移动很卡，ListView+动画也没法精确定位到目标点。   后来想利用Dialog的dismiss动画来完成。   自定义一个Dialog后，在styl
  • hadoop伪分布式搭建 林鹤霄 hadoop
    要修改4个文件    1: vim hadoop-env.sh  第九行    2: vim core-site.xml            <configuration>     &n
  • gdb调试命令 aigo gdb
    原文：http://blog.csdn.net/hanchaoman/article/details/5517362   一、GDB常用命令简介   r run 运行.程序还没有运行前使用 c             cuntinue 
  • Socket编程的HelloWorld实例 alleni123 socket
    public class Client { public static void main(String[] args) { Client c=new Client(); c.receiveMessage(); } public void receiveMessage(){ Socket s=null; BufferedRea
  • 线程同步和异步 百合不是茶 线程同步异步
    多线程和同步 : 如进程、线程同步，可理解为进程或线程A和B一块配合，A执行到一定程度时要依靠B的某个结果，于是停下来，示意B运行；B依言执行，再将结果给A；A再继续操作。 所谓同步，就是在发出一个功能调用时，在没有得到结果之前，该调用就不返回，同时其它线程也不能调用这个方法   多线程和异步:多线程可以做不同的事情,涉及到线程通知     &
  • JSP中文乱码分析 bijian1013 javajsp中文乱码
            在JSP的开发过程中，经常出现中文乱码的问题。         首先了解一下Java中文问题的由来：         Java的内核和class文件是基于unicode的，这使Java程序具有良好的跨平台性，但也带来了一些中文乱码问题的麻烦。原因主要有两方面，
  • js实现页面跳转重定向的几种方式 bijian1013 JavaScript重定向
            js实现页面跳转重定向有如下几种方式： 一.window.location.href <script language="javascript"type="text/javascript"> window.location.href="http://www.baidu.c
  • 【Struts2三】Struts2 Action转发类型 bit1129 struts2
     在【Struts2一】 Struts Hello World http://bit1129.iteye.com/blog/2109365中配置了一个简单的Action，配置如下   <!DOCTYPE struts PUBLIC "-//Apache Software Foundation//DTD Struts Configurat
  • 【HBase十一】Java API操作HBase bit1129 hbase
    Admin类的主要方法注释：   1. 创建表 /** * Creates a new table. Synchronous operation. * * @param desc table descriptor for table * @throws IllegalArgumentException if the table name is res
  • nginx gzip ronin47 nginx gzip
    Nginx GZip 压缩 Nginx GZip 模块文档详见：http://wiki.nginx.org/HttpGzipModule 常用配置片段如下： gzip on; gzip_comp_level 2; # 压缩比例，比例越大，压缩时间越长。默认是1 gzip_types text/css text/javascript; # 哪些文件可以被压缩 gzip_disable &q
  • java-7.微软亚院之编程判断俩个链表是否相交 给出俩个单向链表的头指针，比如 h1 ， h2 ，判断这俩个链表是否相交 bylijinnan java
    public class LinkListTest { /** * we deal with two main missions: * * A. * 1.we create two joined-List(both have no loop) * 2.whether list1 and list2 join * 3.print the join
  • Spring源码学习-JdbcTemplate batchUpdate批量操作 bylijinnan javaspring
    Spring JdbcTemplate的batch操作最后还是利用了JDBC提供的方法，Spring只是做了一下改造和封装 JDBC的batch操作： String sql = "INSERT INTO CUSTOMER " + "(CUST_ID, NAME, AGE) VALUES (?, ?, ?)";
  • [JWFD开源工作流]大规模拓扑矩阵存储结构最新进展 comsci 工作流
        生成和创建类已经完成,构造一个100万个元素的矩阵模型,存储空间只有11M大,请大家参考我在博客园上面的文档"构造下一代工作流存储结构的尝试",更加相信的设计和代码将陆续推出.........     竞争对手的能力也很强.......,我相信..你们一定能够先于我们推出大规模拓扑扫描和分析系统的....
  • base64编码和url编码 cuityang base64url
    import java.io.BufferedReader; import java.io.IOException; import java.io.InputStreamReader; import java.io.PrintWriter; import java.io.StringWriter; import java.io.UnsupportedEncodingException;
  • web应用集群Session保持 dalan_123 session
    关于使用 memcached 或redis 存储 session ，以及使用 terracotta 服务器共享。建议使用 redis，不仅仅因为它可以将缓存的内容持久化，还因为它支持的单个对象比较大，而且数据类型丰富，不只是缓存 session，还可以做其他用途，一举几得啊。1、使用 filter 方法存储这种方法比较推荐，因为它的服务器使用范围比较多，不仅限于tomcat ，而且实现的原理比较简
  • Yii 框架里数据库操作详解-[增加、查询、更新、删除的方法 'AR模式'] dcj3sjt126com 数据库
        public function getMinLimit () {        $sql = "...";        $result = yii::app()->db->createCo
  • solr StatsComponent（聚合统计） eksliang solr聚合查询solr stats
    StatsComponent 转载请出自出处：http://eksliang.iteye.com/blog/2169134 http://eksliang.iteye.com/ 一、概述        Solr可以利用StatsComponent 实现数据库的聚合统计查询，也就是min、max、avg、count、sum的功能   二、参数
  • 百度一道面试题 greemranqq 位运算百度面试寻找奇数算法bitmap 算法
    那天看朋友提了一个百度面试的题目：怎么找出{1,1,2,3,3,4,4,4,5,5,5,5}  找出出现次数为奇数的数字.   我这里复制的是原话，当然顺序是不一定的，很多拿到题目第一反应就是用map,当然可以解决，但是效率不高。   还有人觉得应该用算法xxx,我是没想到用啥算法好...！   还有觉得应该先排序...   还有觉
  • Spring之在开发中使用SpringJDBC ihuning spring
      在实际开发中使用SpringJDBC有两种方式：   1. 在Dao中添加属性JdbcTemplate并用Spring注入；     JdbcTemplate类被设计成为线程安全的，所以可以在IOC 容器中声明它的单个实例，并将这个实例注入到所有的 DAO 实例中。JdbcTemplate也利用了Java 1.5 的特定(自动装箱，泛型，可变长度
  • JSON API 1.0 核心开发者自述 | 你所不知道的那些技术细节 justjavac json
    2013年5月，Yehuda Katz 完成了JSON API(英文，中文) 技术规范的初稿。事情就发生在 RailsConf 之后，在那次会议上他和 Steve Klabnik 就 JSON 雏形的技术细节相聊甚欢。在沟通单一 Rails 服务器库—— ActiveModel::Serializers 和单一 JavaScript 客户端库——&
  • 网站项目建设流程概述 macroli 工作
    一.概念 网站项目管理就是根据特定的规范、在预算范围内、按时完成的网站开发任务。 二.需求分析 项目立项 　　我们接到客户的业务咨询，经过双方不断的接洽和了解，并通过基本的可行性讨论够，初步达成制作协议，这时就需要将项目立项。较好的做法是成立一个专门的项目小组，小组成员包括：项目经理，网页设计，程序员，测试员，编辑/文档等必须人员。项目实行项目经理制。 客户的需求说明书 　　第一步是需
  • AngularJs 三目运算 表达式判断 qiaolevip 每天进步一点点学习永无止境众观千象AngularJS
    事件回顾：由于需要修改同一个模板，里面包含2个不同的内容，第一个里面使用的时间差和第二个里面名称不一样，其他过滤器，内容都大同小异。希望杜绝If这样比较傻的来判断if-show or not，继续追究其源码。 var b = "{{", a = "}}"; this.startSymbol = function(a) {
  • Spark算子：统计RDD分区中的元素及数量 superlxw1234 sparkspark算子Spark RDD分区元素
    关键字：Spark算子、Spark RDD分区、Spark RDD分区元素数量     Spark RDD是被分区的，在生成RDD时候，一般可以指定分区的数量，如果不指定分区数量，当RDD从集合创建时候，则默认为该程序所分配到的资源的CPU核数，如果是从HDFS文件创建，默认为文件的Block数。   可以利用RDD的mapPartitionsWithInd
  • Spring 3.2.x将于2016年12月31日停止支持 wiselyman Spring 3
                  Spring 团队公布在2016年12月31日停止对Spring Framework 3.2.x（包含tomcat 6.x）的支持。在此之前spring团队将持续发布3.2.x的维护版本。          请大家及时准备及时升级到Spring
  • fis纯前端解决方案fis-pure zccst JavaScript
    作者：zccst FIS通过插件扩展可以完美的支持模块化的前端开发方案，我们通过FIS的二次封装能力，封装了一个功能完备的纯前端模块化方案pure。 1，fis-pure的安装 $ fis install -g fis-pure $ pure -v 0.1.4 2，下载demo到本地 git clone https://github.com/hefangshi/f
按字母分类： ABCDEFGHIJKLMNOPQRSTUVWXYZ其他