FPGA随记

随记│开学49日

开学四十九天哇，今天还是上了一上午课啦，然后有丢丢升温啦（嘿嘿少穿一件哇，不错不错）然后就是好像可以休息了哈（毕竟到周五了）结果周日还是得上课哇。下午还是就休息哈，想着说学习一会儿，但其实是没有想好究竟是要做啥的，所以就还是有在玩诶，主要也是睡了挺久哇（我的过，我的错）所以明天能改正嘛？然后看完综艺第二季啦，就找到第一季看看哇，很不错啦！但还是得学习啊，毕竟作为学生捏，学习还是最重要哒！恩，今天就
Silence的小茶馆·2024-09-16 07:37

(179)时序收敛---＞(29)时序收敛二九

1目录（a）FPGA简介（b）Verilog简介（c）时钟简介（d）时序收敛二九（e）结束1FPGA简介（a）FPGA（FieldProgrammableGateArray）是在PAL（可编程阵列逻辑）
FPGA系统设计指南针·2024-09-16 07:32

(180)时序收敛---＞(30)时序收敛三十

1目录（a）FPGA简介（b）Verilog简介（c）时钟简介（d）时序收敛三十（e）结束1FPGA简介（a）FPGA（FieldProgrammableGateArray）是在PAL（可编程阵列逻辑）
FPGA系统设计指南针·2024-09-16 07:31

(158)时序收敛---＞(08)时序收敛八

1目录（a）FPGA简介（b）Verilog简介（c）时钟简介（d）时序收敛八（e）结束1FPGA简介（a）FPGA（FieldProgrammableGateArray）是在PAL（可编程阵列逻辑）、
FPGA系统设计指南针·2024-09-16 07:31

(159)时序收敛---＞(09)时序收敛九

1目录（a）FPGA简介（b）Verilog简介（c）时钟简介（d）时序收敛九（e）结束1FPGA简介（a）FPGA（FieldProgrammableGateArray）是在PAL（可编程阵列逻辑）、
FPGA系统设计指南针·2024-09-16 07:31

(160)时序收敛---＞(10)时序收敛十

1目录（a）FPGA简介（b）Verilog简介（c）时钟简介（d）时序收敛十（e）结束1FPGA简介（a）FPGA（FieldProgrammableGateArray）是在PAL（可编程阵列逻辑）、
FPGA系统设计指南针·2024-09-16 07:31

(153)时序收敛---＞(03)时序收敛三

1目录（a）FPGA简介（b）Verilog简介（c）时钟简介（d）时序收敛三（e）结束1FPGA简介（a）FPGA（FieldProgrammableGateArray）是在PAL（可编程阵列逻辑）、
FPGA系统设计指南针·2024-09-16 07:01

(121)DAC接口---＞(006)基于FPGA实现DAC8811接口

1目录（a）FPGA简介（b）IC简介（c）Verilog简介（d）基于FPGA实现DAC8811接口（e）结束1FPGA简介（a）FPGA（FieldProgrammableGateArray）是在PAL
FPGA系统设计指南针·2024-09-16 07:01

FPGA复位专题---（3）上电复位？

1目录（a）FPGA简介（b）Verilog简介（c）复位简介（d）上电复位？
FPGA系统设计指南针·2024-09-16 07:31

(182)时序收敛---＞(32)时序收敛三二

1目录（a）FPGA简介（b）Verilog简介（c）时钟简介（d）时序收敛三二（e）结束1FPGA简介（a）FPGA（FieldProgrammableGateArray）是在PAL（可编程阵列逻辑）
FPGA系统设计指南针·2024-09-16 07:29

使用FPGA接收MIPI CSI RX信号并进行去抖动、RGB转YUV处理：FX3014 USB3.0 UVC传输与帧率控制源代码，FPGA实现MIPI CSI RX接收，去Debayer， RGB转

fpgamipicsirx接收去debayer,rgb转yuv,fx3014usb3.0uvc传输与帧率控制源代码，具体架构看图，除dphy物理层外，mipi均为源码sensorimx219mipi源码
kVfINoSzdrt·2024-09-15 19:31

FPGA_mipi

1mipi接口mipi(移动行业处理器接口，是为高速数据传输量身定做的，旨在解决日益增长的高清图像(视频)传输的高带宽要求与传统接口低速率之间的矛盾。采用差分信号传输，在设计时需要按照差分设计的一般规则进行严格的设计。mipi协议提出之际，主要有2个应用，csi(摄像头串行接口)，旨在为高清摄像头和应用处理器之间提供一个高速串行接口，和dsi(显示串行接口)，旨在为应用处理器和显示设备之间提供一个
哈呀_fpga·2024-09-15 19:58

随记

早上吃饭看到的有压力啊️️️不论接下来你要去那里我都支持你韩荣我愿你以后不论咋样都开心遇到事情（简单的）听从你的心不要去考虑这个考虑那个我要你简单的去做（今天文书回来太累躺着睡着了我想给她盖被子一直考虑要不要以后遇到此类事情不要考虑直接去做不要为难自己的心也不是什么规划啥的大事嘛需要纠结别让你自己太心累同时我也感觉你心理戏你可以成为戏精但心里不可以要简单从容）图片发自App
荣儿笑起来最最亲·2024-09-15 16:49

Xilinx 7系列FPGA架构之器件配置（二）

引言：本文我们介绍下7系列FPGA的配置接口，在进行硬件电路图设计时，这也是我们非常关心的内容，本文主要介绍配置模式的选择、配置管脚定义以及如何选择CFGBVS管脚电压及Bank14/15电压。
FPGA技术实战·2024-09-15 15:31

Xilinx 7系列FPGA架构之器件配置（一）

引言：本系列博文描述7系列FPGA配置的技术参考。作为开篇，简要概述了7系列FPGA的配置方法和功能。随后的博文将对每种配置方法和功能进行更详细的描述。
FPGA技术实战·2024-09-15 15:01

FPGA器件在线配置方法概述

目录1.配置电路结构和原理2.ICR控制电路软件3.几种常见的FPGA在线配置方法3.1动态部分重配置（PartialReconfiguration,PR）3.2在系统编程（In-SystemProgramming
fpga和matlab·2024-09-15 14:29

quartus频率计 时钟设置_FPGA021 基于QuartusⅡ数字频率计的设计与仿真

摘要随着科技电子领域的发展，可编程逻辑器件，例如CPLD和FPGA的在设计中得到了广泛的应用和普及，FPGA/CPLD的发展使数字设计更加的灵活。
weixin_39876739·2024-09-15 11:28

quartus pin 分配（三）

已打开Quartus软件，导入设计，写好约束下一步，在Quartus软件的菜单栏打开Assignments中的二级菜单PinPlanner打开改界面即可看到选中的fpga型号，管脚图，封装类型等信息。
落雨无风·2024-09-15 11:57

平淡无奇但又与众不同的日子——春节

跟随记忆回溯到小时候，不免有温暖和丝丝感动。说她平淡无奇是因为这一天跟平常一样都是24个小时，说她与众不同是因为赋予她一个名字——春节。在这个日子里人们会尽力做充分的准备，迎接她、祝贺她。
我是铃儿·2024-09-15 10:36

日记之随记 180

《小绵羊长大了》听着故事看着儿子睡着了，想着刚才班主任在群里发的信息，书写潦草里有儿子，回家告诉他，让他自己看信息，老师发的同学写的好的我让他看看区别在哪，儿子拿着手机对比一下自己的卷子，说到:“妈，看着是有点区别哈，比我写的确实好，我是应该好好学习学习。”我问他找出原因咱们下次也写好，毕竟马上要考试了行吗？儿子点点头说好。怎么说呢！儿子平常有自己的主见，自己喜欢的东西也能坚持下去，就像学画画和晚
嘉祺妈妈·2024-09-15 07:51

FPGA随记——赛灵思OOC功能

在这里，我们简要介绍一下Vivado的OOC（Out-of-Context）综合的概念。对于顶层设计，Vivado使用自顶向下的全局（Global）综合方式，将顶层之下的所有逻辑模块都进行综合，但是设置为OOC方式的模块除外，它们独立于顶层设计而单独综合。通常，在整个设计周期中，顶层设计会被多次修改并综合。但有些子模块在创建完毕之后不会因为顶层设计的修改而被修改，如IP，它们被设置为OOC综合方式
一口一口吃成大V·2024-09-15 05:18

如何设计实现完成一个FPGA项目

设计并完成一个FPGA项目是一个复杂但非常有价值的工程任务。以下是一个详细的步骤指南，帮助你从零开始完成一个FPGA项目。1.项目定义与需求分析确定项目目标：明确项目要实现的功能和性能指标。
芯作者·2024-09-15 02:53

零配置初始化流程就一直过不去_ZYNQ UltraScale+ MPSoc FPGA自学笔记-启动加载配置...

前言听说最近秋天的第一杯奶茶挺火的，我得赶紧奋发图强写点东西，好赚点赏钱给妹子买奶茶，各位大佬出手大方点，我怕秋天过去了妹子还没喝上奶茶！言归正传，ZYNQUltraScale+MPSoc的配置过程还是挺复杂的，决定写一篇文章来讲一讲，当然我也是初学，如有错讹请轻轻打左脸。一、配置过程Zynq®UltraScale+™MPSoC同时有PS端和PL端，PS又有两种不同的多核处理器可以运行底层代码或者
weixin_40009026·2024-09-14 08:52

FPGA编程指南: CSU DMA传输

1.将安全流开关配置设置为从DMA源接收，即设置csu.csu_sss_cfg[pcap_sss]为0x5。2.配置并设置CSU_DMA以建立通道和传输，具体编程方法可参考CSUDMA编程部分。-通道类型为DMA_SRC。-设置源地址为位流的地址。-设置大小为以字表示的位流大小。3.等待CSUDMA操作完成，确保源频道的传输已完成。4.清除CSU_DMA中断并确认传输完成，这需要设置csudma.
行者..................·2024-09-14 07:18

随记

人无远虑，必有近忧。在相对安全的时候一定要考虑清楚自己将要面对什么，不要像温水煮青蛙当中那只青蛙那样，最后在不知不觉当中死去；人也是同样，不努力看书和学习知识，将会被社会所淘汰。难道不是吗？
中医范儿青年星竹·2024-09-14 01:14

非洲随记（二）

下飞机之后，我还穿着棉袄，厚裤子，一身都是湿，一下子从冬天进入了炎热的夏天，热的喘不过气来，赶紧脱掉棉袄，我想在非洲的话，我的棉袄只能当垃圾处理了，用不上。进入出境大厅，需要填那个入境登记表，可惜我跟小高的文化水平不高，上面的那些鸡肠的法语，一个都看不懂，但是不填又出不去。看到旁边有些黑人，用通俗易懂的手语跟我说，给钱他，他就可以帮我填，但是我只有为数不多的美金，还有一点人民币。我就给他一张一元的
隔壁的坏小董·2024-09-13 22:36

FPGA案例小程序

FPGA（Field-ProgrammableGateArray，现场可编程门阵列）的应用广泛，因此存在许多不同领域的案例小程序。
BABA8891·2024-09-13 19:34

电源管理芯片4644关键指标及测试方法

工程师可以快速设计出满足FPGA、ASIC和微处理器等多种电压和负载电流要求驱动，ASP4644模块稳压器包括DC/DC控制器、电源开关、电感器和补偿组件，采用BGA封装。
国科安芯·2024-09-13 19:03

随记│放假22日

放假第二十二天哇，今天天气还可以啦，相比于昨晚太阳更大些呢，当然也就更热点啦，不过不出门其实就没有这么多烦恼噢！好吧会出门还是老规矩做核酸啦。恩一天天的待在家里还是得出门走走。又是很懒散的一天呀，这可真是“老虎不在家，猴子称霸王”呢，哈没有妈妈的约束，咱就是说相当的懒散，上午吧全程都在看《向往的生活》，诶这种真是不能看，一看就是说非常上头，就一集一集比连续剧还得劲，真的这样不行呢，还是得控制住我自
Silence的小茶馆·2024-09-13 17:39

FPGA（Field-Programmable Gate Array，现场可编程门阵列）开发入门

FPGA（Field-ProgrammableGateArray，现场可编程门阵列）开发入门是一个系统且深入的过程，涉及到硬件设计、编程语言、开发工具等多个方面。
MAMA6681·2024-09-13 03:16

FPGA 编程基础, 赋值操作符, 运算符使用, 条件表达式, 信号操作方法

1.**赋值符号**：-**"="**：阻塞赋值，即在`always`模块中该语句会被立即执行。-**""**：大于，如果A>B则结果为TRUE，否则为FALSE。-**">="**：大于等于，如果A>=B则结果为TRUE，否则为FALSE。-**"=="**：等于，如果A==B则结果为TRUE，否则为FALSE。-**"!="**：不等于，如果A!=B则结果为TRUE，否则为FALSE。4.**
行者..................·2024-09-13 02:10

行走在语文教学之路上 —— 扎扎实实学语文 简简单单教语文

翻开自己这几年的随记，发现自己写得最多的一句是“我
紫韵_6163·2024-09-12 21:55

zobovision随谈H.265/HEVC编码FPGA实现（一）

zobovision随谈H.265/HEVC编码FPGA实现（一）H.265/HEVC出来已有10年，但市场应用难言巅峰，正如古董级的H.264现在仍然大行其道，H.265的全面应用仍有待市场发酵，至少在硬件产品端应用
zobovision·2024-09-12 10:00

(14)时钟专题---＞(014)行波时钟

1.1.1本节目录1）本节目录2）本节引言3）FPGA简介4）行波时钟5）结束语1.1.2本节引言“不积跬步，无以至千里；不积小流，无以成江海。
宁静致远dream·2024-09-12 08:44

2023-09-28随记

昨天下午一直在和孩爸商量孩子十一假期辅导的事。孩爸从他学校里找了三个老师，其中一个是给孩子上过课的数学女老师，是教实验班的老师。对于这个老师我不同意，想让孩爸再重新换个老师。这个老师比较忙，而且和我们三口都认识，教过我儿子几次，成绩也没提升。我的意思是，老师教的好，不一定适应儿子，应该是对儿子不严格，儿子也不怕老师，老师也不好意思对他严格。但是孩爸说，没有哪个老师会能保证成绩一定提高，成绩提高不好
好好学习天天向上_ERIC·2024-09-12 06:08

随记今天的事儿

老弟么样自我感觉良好吗？隨着时间推移会一天好一天伤口也会慢慢恢复你说呢！是嘀，但离完全恢复还得些时活结！[啤酒][调皮]是的唦，骑马得2个月哟！这几天温度蛮高你们在家开了空调冒？千万不要为结约啊！身体要紧！[咖啡][蛋糕]昨晚开了！这几天白天还好，今天还有点把凉快的话！我给你的空调垓在用，还能制冷？如果是那这个空调就太牛了，你们房里的空调现在还能用也真是牛逼！你给的美的空调去年就气息奄奄不制冷了，
会仁·2024-09-12 03:06

随记

亲爱的宝贝，心里满满的全是你，与你视频，听着你撒娇似的叫着：“妈妈，妈妈”，叫着叫着就成了哭腔，宝贝，你已经长大，挂起你的馍篮子，是势在必行，相信我们俩坚持这一周，以后彼此晚上都可以一觉睡到天亮，想想，心里都高兴，所以，这几天的不习惯也值了。妈妈再也不用每晚枕着胳膊，露着胳膊睡觉，颈椎也不用跟着难受，胳膊也不用受凉，肩膀也可以安稳的藏在被子里，想想都是一种舒服，而宝贝你也可以睡前一杯奶，安稳到天亮
心晨畅萌·2024-09-11 23:14

在Xilinx FPGA上快速实现 JESD204B

此外，FPGA和ASIC中灵活的串行器/解串器(SERDES)设计正逐步取代连接转换器的传统并行LVDS/C
长弓的坚持·2024-09-11 18:05

【【通信协议之MDIO读写的FPGA实现】】

通信协议之MDIO读写的FPGA实现介绍MAC与PHY之间的通信通过了MDIO的接口与PHY芯片的通信则通过MAC（MediaAccessControl）控制器来实现。
ZxsLoves·2024-09-11 18:05

8B10B编解码及FPGA实现

概述在使用ALTERA的高速串行接口时，GXB模块里硬件实现了8B10B编码，用户只是“傻瓜”式的使用，笔者也一直没有弄清楚。网上搜索了一些学习资料，结合参考文献希望能够对其进行消化。另外，ALTERA现在已经提供8B10BIP，用户可以直接使用，不过有时候为了代码可移植性需要自己写代码实现8B10B编解码，笔者希望在这方面也做些实践。8B10B编码概念基本概念网上可以轻易找到答案，简单的说就是将
weixin_34309435·2024-09-11 17:03

FPGA设计中的电源管理(转载）

过去，FPGA设计者主要关心时序和面积使用率问题。
weixin_30632089·2024-09-11 17:32

教育随记（2月9日，小雨）

下午学生返校，晚自习正常。“你们是被召唤来校的，还是怀揣一份渴望来校的？”对这个问题，他们笑了。看几个学生眼神一交流，我瞬间明白了，这还有选择的必要吗？肯定是被召唤才来的。我还是给他们说道一下。今天距离高考还有117天。高中最后一个学期，进入了递减阶段，过一天少一天。每个人都要明白，绝不能在毕业的时候，才醒悟，当初的碌碌无为，虚度年华，是多么痛苦的。现在我们比任何时候，都更接近成功，比任何人，都更
士无忌惮·2024-09-10 15:01

FPGA原型验证手册：第一章-引言：系统验证的挑战（二）

前言本章将建立一些定义，并概述我们正试图通过基于FPGA的原型设计来克服的挑战。我们将探讨基于soc的系统的复杂性及其在验证过程中所面临的挑战。
TrustZone_Hcoco·2024-09-10 09:53

存储器相关问题

存储器、硬件相关问题FPGA探索者题型总结1.存储器1.1分类ROM只读存储器Read-OnlyMemoryRAM随机存取存储器RandomAccessMemorySRAM静态随机存取存储器StaticRandom-AccessMemoryDRAM
远行者223·2024-09-10 09:53

FPGA时序分析

FPGA时序分析1.1亚稳态FPGA中亚稳态【Tsu建立时间】【Th保持时间】【Tmet决断时间】【recovery恢复时间】【removal移除时间】1.2跨时钟域分析CDC跨时钟域处理及相应的时序约束
远行者223·2024-09-10 09:53

煎熬随记

晚上不知道改写什么，最近几天自己在胡思乱想，为自己所谓的中篇科幻小说添砖加瓦。然而能写下来已经很难了，更何况还要有情节故事要紧凑，真是难上加难。告诉自己要加倍努力，否则快一个月了，自己还离六万字差的很远呢。努力加油，为了六万字继续前进。
初秋微雨·2024-09-10 06:22

FPGA随记——仿真时钟

一、普通时钟信号：1、基于initial语句的方法：parameterclk_period=10;regclk;initialbeginclk=0;forever#(clk_period/2)clk=~clk;end2、基于always语句的方法：parameterclk_period=10;regclk;initialclk=0;always#(clk_period/2)clk=~clk;二、自
一口一口吃成大V·2024-09-09 20:07

FPGA随记——OSERDESE2和IERDESE2

http://t.csdnimg.cn/yNvxf---看这个篇吧这个挺好的OSERDESE2模块要求复位信号高电平有效，并且需要将异步复位信号同步到串行时钟域。除了用原语调用，还可以用HighSpeedSelectIOWizard这个IP进行调用针对具体selectIO这个IP的使用和介绍，参考这个文档：XilinxSelectIOIP使用说明(一)_selectiobitslip-CSDN博客
一口一口吃成大V·2024-09-09 20:07

ZYNQ MPSOC FPGA 仿真 教程

**FPGA与MPSOC**:FPGA(FieldProgrammableGateArray)是一种可以通过编程配置的集成电路，适用于各种应用和功能。
行者..................·2024-09-09 20:07

FPGA随记——移位寄存器

数电知识——移位寄存器：移位寄存器——数电第六章学习-CSDN博客移位寄存器在FPGA中：FPGA原理与结构（5）——移位寄存器（ShiftRegisters）-CSDN博客
一口一口吃成大V·2024-09-09 19:03
上一页 1 2 3 4 5 6 7 8 下一页
按字母分类： ABCDEFGHIJKLMNOPQRSTUVWXYZ其他