- ZYNQ无DMA的四路HP总线极限性能探索
芯作者
D1:ZYNQ设计fpga开发硬件工程智能硬件
深入挖掘AXIHP总线的直接传输潜力,突破传统DMA的性能瓶颈一、HP总线:ZYNQ系统的"高速公路"在XilinxZYNQ架构中,HP(HighPerformance)总线是连接PS(处理器系统)和PL(可编程逻辑)的关键通道。传统方案依赖DMA控制器进行数据传输,但当我们需要超低延迟或确定性响应时,无DMA的直接CPU控制成为更优选择。本文将揭示如何通过四路HP总线实现惊人的24GB/s理论带
- 复旦微ZYNQ SOC AXI_DMA高速数据传输实战指南
芯作者
D1:ZYNQ设计fpga开发
突破传统瓶颈:零拷贝+双缓冲实现2.4GB/s传输速率AXI_DMA在异构计算中的核心价值在复旦微ZYNQSOC系统中,AXI_DMA是连接PS(处理系统)和PL(可编程逻辑)的高速数据通道。本文通过创新性的零拷贝双缓冲架构,实现2.4GB/s的稳定传输速率,相比传统方案提升300%!我们将从硬件设计到软件优化,揭秘工业级DMA应用的完整开发流程。一、系统架构创新设计1.1传统DMA方案瓶颈分析方
- vxWorks7.0下基于zynq的boot启动程序
hongbozhu_1981
最近工作有点忙,好久没有更新内容,前段时间抽空做了vxWorks7.0下的基于zynq的boot程序,在此做个总结。vxworks7.0支持三种不同的boot程序:第一种uboot,第二种vxworks6.9.x以上的bootloader,第三种bootapp,关于uboot的创建方法在前面的博文中已经提到过,bootloader6.9的话,因为我不在使用6.9的版本,所以在此也就不做介绍,今天我
- 实时系统vxWorks-Zynq7020 axi gpio使用
不只会拍照的程序猿
实时vxWorks听说ZYNQ嵌入式物联网ZYNQvxworks实时操作系统
概述这篇文章将为大家展示如何编写vxWorks应用程序来操作axigpio。注意开发环境:vxWorks6.9.4,workbench3.3.5,开发板:TLZ7x-EasyEVM-A3。详细操作方法参见文章《实时系统vxWorks-Zynq7020移植vxWorks》和《
- VxWorks在Zynq平台上的移植详细流程
缪超争Lighthearted
VxWorks在Zynq平台上的移植详细流程【下载地址】VxWorks在Zynq平台上的移植详细流程本资源文档全面解析了将WindRiver的嵌入式操作系统VxWorks移植至XilinxZynq系列SoC平台的过程。Zynq平台以其独特的FPGA与ARMCortex-A处理单元结合的设计,广泛应用于工业控制、航空航天、通信设备等多个领域。本文档深入浅出,旨在帮助开发者理解和掌握如何在这一平台上成
- 深入实战:ZYNQ中AXI BRAM打通PS与PL数据交互的高速通道
芯作者
D1:ZYNQ设计fpga开发智能硬件硬件工程
在ZYNQ异构计算平台上,高效的数据交互是发挥PS(处理器系统)与PL(可编程逻辑)协同计算优势的关键。本文将深入探讨利用AXIBRAM控制器实现PS与PL间共享内存通信的方案,提供详实的代码、创新优化思路及性能分析,助你构建高速数据通道。一、为何选择AXIBRAM?在ZYNQ中,PS与PL交互的常用方式包括:AXIDMA:适合大数据流传输AXIGPIO:仅适合小数据量控制AXIBRAM:低延迟、
- XCVU47P-2FSVH2892E Xilinx Virtex UltraScale+ FPGA AMD
XINVRY-FPGA
fpga开发fpga人工智能嵌入式硬件c++c语言阿里云
XCVU47P-2FSVH2892E是一款为超高带宽、超大逻辑、低延迟应用而生的旗舰级FPGA。它不仅为AI与网络加速提供了理想平台,也在5G与未来通信基础设施中发挥着核心作用。凭借其灵活架构、卓越性能和丰富生态。1.超大规模逻辑资源搭载约285万逻辑单元与16万多个可编程逻辑模块(ALM),适合构建超复杂的硬件算法,如AI推理引擎、大规模状态机与并行数据流处理器。2.万级DSP运算单元9,000
- 用Zynq实现脉冲多普勒雷达信号处理:架构、算法与实现详解
神经网络15044
算法仿真模型python信号处理架构算法
用Zynq实现脉冲多普勒雷达信号处理:架构、算法与实现详解脉冲多普勒(PD)雷达是现代雷达系统的核心技术之一,广泛应用于机载火控、气象监测、交通监控等领域。其核心优势在于能在强杂波背景下检测运动目标,并精确测量其径向速度。本文将深入探讨如何利用XilinxZynqSoC(FPGA+ARM)平台高效实现PD雷达的信号处理链,涵盖理论基础、系统架构设计、关键算法实现及优化策略。一、脉冲多普勒雷达基础原
- ZYNQ学习记录FPGA(五)高频信号中的亚稳态问题
DQI-king
ZYNQ学习记录数据库
一、亚稳态概述:1.1触发器在讲解亚稳态前,先介绍一下亚稳态的源头——触发器。1.1.1基本概念在数字电路里,触发器(Flip-Flop)是一种存储元件,常用于同步电路中存储二进制数据。它是由逻辑门(如与门、或门、非门)构成的时序电路,能够根据时钟信号的变化来存储和改变其输出状态。触发器分为D触发器(DataFlip-Flop)、T触发器(ToggleFlip-Flop)、JK触发器和SR触发器(
- 使用ZYNQ芯片和LVGL框架实现用户高刷新UI设计系列教程(第十七讲)
尤老师FPGA
Lvglui
这一期讲解的控件是表格,表格是由包含文本的行、列和单元格构建的。表格对象非常轻量级,因为仅存储文本。没有创建真实的对象,但它们只是即时绘制的。在lvgl中的默认格式如下图所示:在GUI_Guider中可以改变表格的行列的元素个数以及表格主体的背景、边框和阴影。具体代码如下图所示://Writecodesscreen_1_table_1//创建一个名为screen_1_table_1的表格并将其添加
- ZYNQ笔记(二十):Clocking Wizard 动态配置
W以至千里
ZYNQ笔记fpga开发
版本:Vivado2020.2(Vitis)任务:ZYNQPS端通过AXI4Lite接口配置ClockingWizardIP核输出时钟频率目录一、介绍二、寄存器定义三、配置四、PS端代码一、介绍Xilinx的ClockWizardIP核用于在FPGA中生成和管理时钟信号。它支持动态重配置(DynamicReconfiguration),允许在运行时通过AXI4-Lite接口或DRP接口(这两个接口
- 【FPGA】IO电平标准
步达硬件
ZYNQ嵌入式硬件fpga开发嵌入式硬件单片机
【FPGA】IO电平标准1LVCMOS(低压CMOS)1.1TTL、CMOS、LVTTL、LVCMOS逻辑电平定义1.2ZYNQ-7000PS、PLIOLevel示例2LVTTL(低压TTL)3HSTL(高速TTL)4SSTL(高速)5LVDS(高速)参考资料FPGA支持多种IO电平标准,这些标准包括但不限于TTL,CMOS,LVTTL,LVCMOS,ECL,PECL,LVPECL,RS232
- 深入剖析ZYNQ Linux动态PL配置:xdevcfg驱动创新实践指南
芯作者
D1:ZYNQ设计fpga开发
一、ZYNQ动态重配置技术解析1.1可编程逻辑的革命性价值XilinxZYNQ系列SoC的划时代设计将ARM处理系统(PS)与FPGA可编程逻辑(PL)深度融合,创造出独特的异构计算架构。传统FPGA开发模式中,比特流烧写需要停机操作,而动态重配置技术彻底打破了这一限制,使得:工业设备可在线切换通信协议(Modbus/Profinet/EtherCAT)机器视觉系统动态加载不同图像处理流水线5G基
- XILINX ZYNQ700系列 FPGA简介、开发环境、应用领域、学习要点
GJZGRB
fpga开发学习嵌入式硬件硬件工程ZYNQ7000
XILINXZYNQ-7000系列是赛灵思(Xilinx)推出的可扩展处理平台(SoCFPGA),将ARMCortex-A9双核处理器(属于“处理系统”,PS)与可编程逻辑(PL,即传统FPGA部分)集成在单芯片中,兼顾通用计算、实时控制与硬件加速能力。其核心优势是“软硬件协同设计”,广泛应用于对性能、功耗和灵活性要求较高的嵌入式领域。一、ZYNQ-7000系列简介1.架构特点双核心架构:PS(P
- ZYNQ7020学习历程
m0_61275923
学习fpga开发
一、介绍Zynq的全称是Zynq-7000AllProgrammableSoC,是它由一个双核ARMCortex-A9处理器和一个传统的现场可编程门阵列(FPGA)逻辑部件组成的。作为片上系统(SystemonChip,SOC),仅使用单个硅芯片即可实现整个系统的功能。Zynq是由两个主要部分组成的:一个是由双核ARMCortex-A9为核心构成的处理系统(PS,ProcessingSystem)
- 智能硬件之舞:Zynq EMIO控制PL LED的魔法解析与创意实践
芯作者
D1:ZYNQ设计fpga开发
当硬件工程师跳起光之芭蕾在智慧城市物联网设备研发现场,一组奇特的故障现象引发了工程师们的激烈讨论:某新型智能路灯在调试时出现诡异的光斑移动现象,常规GPIO控制方案始终无法复现问题。直到团队将示波器探头伸向Zynq芯片的EMIO引脚,才揭开了这场"光之魔术"背后的秘密——原来这是EMIO与PL协同工作时特有的信号交叠现象。本文将带您进入Zynq硬件控制的魔法世界,以"光之雕刻师"的视角,揭秘EMI
- ZYNQ sdk lwip配置UDP组播收发数据
芯作者
D1:ZYNQ设计fpga开发
一、颠覆认知:组播vs单播vs广播通信方式目标设备网络负载典型应用场景单播1对1O(n)SSH远程登录广播1对全网O(1)ARP地址解析组播1对N组O(1)视频会议/物联网群控创新价值:在智能工厂中,ZYNQ通过组播同时控制100台AGV小车,比传统单播方案降低92%网络流量!二、环境搭建:硬件连接与工程创建硬件配置(以ZedBoard为例)
- FMQL10S /20S核心板 —— 国产化嵌入式开发新选择
Future_Comtech
fpga开发
近年来,随着国产可编程器件的发展,越来越多的项目开始关注基于国产FPGASoC的方案。我们在推动国产化替代的过程中,需要一款低功耗、高集成度、可灵活部署在不同嵌入式系统中的核心计算模块。FMQL10S芯片作为一款国产可编程SoC,兼容XilinxZynqXC7Z010架构,集成了ARMCortex-A9处理器与FPGA逻辑资源,具备一定的生态兼容性和可扩展性,适合作为嵌入式计算核心使用。硬件结构简
- zynq7020 shm共享内存和OCM
yayaer2
嵌入式通信嵌入式硬件Znyq
在XilinxZynq-7020SoC(结合ARM处理器和FPGA)中,共享内存(SHM)和片上内存(OCM)是两种不同的内存资源,它们在物理位置、访问速度、用途和设计目标上存在显著差异。以下是它们的核心区别:1.物理位置与架构特性OCM(On-ChipMemory)共享内存(SHM,SharedMemory)物理位置位于处理系统(PS,ProcessingSystem)内部通常位于DDR内存或F
- USB转JTAG、USB转I2C、USB转SPI、USB转RS121/RS422/RS485芯片调试笔记
vx:module1066
信号处理模块笔记
1.1测试环境1.1.1整体环境介绍测试环境说明板卡:pcie403板卡主控芯片:Xilinxxcvu13p-fhgb2104-2调试软件:Vivado2018.3代码环境:Vscodeutf-8测试工程:pcie403_user_top1.1.2硬件介绍UDPCIe-403使用VU13P+ZYNQ+FMC插槽架构,对外数据接口使用PCIe3.0x16和PCIe4.0x8进行数据通信或传输,支持千
- ZYNQ学习之路(四):DDR读写测试实验
梅菜扣肉鱼丸粗面
ZYNQ学习之路ZYNQAXIDDRPL与PS数据交换
目录一、AXI协议简介二、实验简介三、框图实现四、SDK部分编程一、AXI协议简介ZYNQ的架构是分为PL与PS的,因此两者之间免不了数据交互,之前我们介绍了通过BRAM进行交互,但BRAM进行交互存在速度慢、内存有限的缺点,对于ZYNQ7020来说,其BRAM只有4.9M,当数据量较大时,就没有办法使用了。而PS端的DDR3起码是512M,甚至有的达到了4G,可以满足大量数据进行交互。PL与PS
- XILINX ARM+FPGA Zynq-7010/20 Linux-RT案例开发手册
Tronlong创龙
工业级核心板嵌入式ARM软硬件原理图规格资料平台案例嵌入式硬件硬件工程fpga开发linuxarm
Linux-RT内核简介RT-Linux(Real-TimeLinux)亦称作实时Linux,是Linux中的一种硬实时操作系统,它最早由美国墨西哥理工学院的V.Yodaiken开发。产品资料提供的Linux-RT内核应用了开源的RTPREEMPT机制进行补丁。PREEMPT_RT补丁的关键是最小化不可抢占的内核代码量,同时最小化必须更改的代码量,以便提供这种附加的可抢占性。PREEMPT_RT补
- 基于RFSOC47DR FPGA的基带信号处理板(RFSOC_V30)
VX15600254840
fpga开发
1、简介RFSOC数模混合信号处理卡,采用XilinxZYNQUltraScale+RFSoC27DR或47DR,实现了8路ADC和8路DAC端口,并支持外部同源参考时钟。对外J30J上支持27路双向GPIO、2组RS422、1组RS485、2组Uart以及1个千兆网口,27DRADC最高采样率4.096GSPS和DAC最高采样率6.5536GSPS;47DR的ADC采样率最高可达5GSPS、DA
- 基于RFSOC27DR/47DR FPGA的光纤基带信号处理板(RFSOC_V20)
VX15600254840
fpga开发硬件工程
1、简介RFSOC数模混合信号处理卡,采用XilinxZYNQUltraScale+RFSoCZU27DR,实现了8路ADC和8路DAC端口,并支持外部同源参考时钟。对外J30J上支持27路双向GPIO、2组RS422、1组RS485、2组Uart以及1个千兆网口,ADC最高采样率4.096GSPS和DAC最高采样率6.5536GSPS;升级为47DR后,ADC采样率最高可达5GSPS以上,分辨率
- 基于 ZU49DR FPGA 的无线电射频数据采样转换开发平台核心板
FPGA_ADDA
fpga开发无线电射频XCZU49DRGPS+北斗
无线电射频数据采样转换开发板及配套开发平台的核心板,该SOM核心板是一个最小系统,包括AMD公司的ZynqUltraScale+RFSOC第3代系列XCZU49DR-2FFVF1760IFPGA、时钟、电源、内存以及Flash。与其配套的底板是标准的全高全长Gen4.0x8的PCIE卡,由底板引出了DP显示、USB3.0、USB2.0、RJ45、QSFP28、SMA、串口、存储接口、SATA3、M
- 什么是ZYNQ?它和FPGA有什么区别?这篇文章帮你快速了解ZYNQ!
FPGA工程狮-阿水
fpga开发硬件架构系统架构fpga
什么是ZYNQ?它和FPGA有什么区别?这篇文章帮你快速了解ZYNQ什么是ZYNQ呢?ZYNQ是XILINX(现属于AMD)旗下一款创新的全可编程系统级芯片(SoC),它独特地结合了多核处理器系统(PS)与现场可编程门阵列(FPGA)逻辑(PL),为复杂应用提供了硬件可定制性与软件灵活性的双重优势。平常所说的PL端就是指的FPGA端,然后PS端,其实就可以理解为ARM端。ZYNQ的主要产品系列ZY
- Xilinx UltraScale
LEEE@FPGA
FPGA学习记录XilinxUltraScale
XilinxUltraScaleXilinx全新16纳米及20纳米UltraScale™系列基于首款架构,不仅覆盖从平面到FinFET技术乃至更高技术的多个节点,同时还可从单片IC扩展至3DIC。在20纳米技术领域,Xilinx率先推出了首款ASIC-Class架构,不仅支持数百Gb级的系统性能,在全线路速度下支持智能处理,而且还可扩展至Tb和Tf级别。在16纳米工艺方面,UltraScale+系
- ultrascale和arm区别_ZYNQ UltraScale+ MPSoc FPGA初学笔记
weixin_39531582
前言最近要做新的设计用到XilinxZYNQUltraScale+MPSoc系列的芯片。文档看到吐,阅读间隙和妹子聊天,还被吐槽太闲。人生不易,我决定把近几日所学,整理成一篇文章,让大家少走点弯路,少被妹子吐槽。一、ZYNQUltraScale+MPSoc的EG系列Xilin的FPGA芯片主要分为两大类FPGA和SOC系列,FPGA产品就是我们以前比较熟悉的Spartan、Artix、Kintex
- xilinx各芯片产品选型引导手册product selection guide( FPGA中zynq UltraScale+ MPSOC的概念理解)
nature_forest
FPGA动态规划机器学习
一些记不住的基本概念UltraScale:超大规模TRM:TechnicalReferenceManual技术参考手册因为要做这系列芯片的相关项目,但给了芯片型号后需要找到对应的技术手册数据手册来看。然后才发现自己搞不懂xilinx里的各种系列芯片的关系。还好关于这方面的手册一般十多页一个。所以我就都下载下来对比研究了一番。终于搞懂了,之前一直分不清,以为zynq是PS+PL端的SOC总称,所以什
- 网线直连模式下,ubuntu虚拟机与zynq开发板互ping
GBXLUO
ZYNQFPGA之嵌入式ubuntulinux
目的:想要使用网线将windows网口与zynq开发板网口直连,可以实现通过nfs(networkfilesystem)挂载在ubuntu中的根文件系统,从而运行linux,方便linux的驱动开发。参考文章:领航者ZYNQ之嵌入式Linux开发指南V3.2.pdf第20章搭建驱动开发使用的ZYNQ镜像20.6NFS挂载根文件并启动开发板这里重点记录为了实现上述目的而如何设置网络环境。基础知识:v
- jdk tomcat 环境变量配置
Array_06
javajdktomcat
Win7 下如何配置java环境变量
1。准备jdk包,win7系统,tomcat安装包(均上网下载即可)
2。进行对jdk的安装,尽量为默认路径(但要记住啊!!以防以后配置用。。。)
3。分别配置高级环境变量。
电脑-->右击属性-->高级环境变量-->环境变量。
分别配置 :
path
&nbs
- Spring调SDK包报java.lang.NoSuchFieldError错误
bijian1013
javaspring
在工作中调另一个系统的SDK包,出现如下java.lang.NoSuchFieldError错误。
org.springframework.web.util.NestedServletException: Handler processing failed; nested exception is java.l
- LeetCode[位运算] - #136 数组中的单一数
Cwind
java题解位运算LeetCodeAlgorithm
原题链接:#136 Single Number
要求:
给定一个整型数组,其中除了一个元素之外,每个元素都出现两次。找出这个元素
注意:算法的时间复杂度应为O(n),最好不使用额外的内存空间
难度:中等
分析:
题目限定了线性的时间复杂度,同时不使用额外的空间,即要求只遍历数组一遍得出结果。由于异或运算 n XOR n = 0, n XOR 0 = n,故将数组中的每个元素进
- qq登陆界面开发
15700786134
qq
今天我们来开发一个qq登陆界面,首先写一个界面程序,一个界面首先是一个Frame对象,即是一个窗体。然后在这个窗体上放置其他组件。代码如下:
public class First { public void initul(){ jf=ne
- Linux的程序包管理器RPM
被触发
linux
在早期我们使用源代码的方式来安装软件时,都需要先把源程序代码编译成可执行的二进制安装程序,然后进行安装。这就意味着每次安装软件都需要经过预处理-->编译-->汇编-->链接-->生成安装文件--> 安装,这个复杂而艰辛的过程。为简化安装步骤,便于广大用户的安装部署程序,程序提供商就在特定的系统上面编译好相关程序的安装文件并进行打包,提供给大家下载,我们只需要根据自己的
- socket通信遇到EOFException
肆无忌惮_
EOFException
java.io.EOFException
at java.io.ObjectInputStream$PeekInputStream.readFully(ObjectInputStream.java:2281)
at java.io.ObjectInputStream$BlockDataInputStream.readShort(ObjectInputStream.java:
- 基于spring的web项目定时操作
知了ing
javaWeb
废话不多说,直接上代码,很简单 配置一下项目启动就行
1,web.xml
<?xml version="1.0" encoding="UTF-8"?>
<web-app xmlns:xsi="http://www.w3.org/2001/XMLSchema-instance"
xmlns="h
- 树形结构的数据库表Schema设计
矮蛋蛋
schema
原文地址:
http://blog.csdn.net/MONKEY_D_MENG/article/details/6647488
程序设计过程中,我们常常用树形结构来表征某些数据的关联关系,如企业上下级部门、栏目结构、商品分类等等,通常而言,这些树状结构需要借助于数据库完成持久化。然而目前的各种基于关系的数据库,都是以二维表的形式记录存储数据信息,
- maven将jar包和源码一起打包到本地仓库
alleni123
maven
http://stackoverflow.com/questions/4031987/how-to-upload-sources-to-local-maven-repository
<project>
...
<build>
<plugins>
<plugin>
<groupI
- java IO操作 与 File 获取文件或文件夹的大小,可读,等属性!!!
百合不是茶
类 File
File是指文件和目录路径名的抽象表示形式。
1,何为文件:
标准文件(txt doc mp3...)
目录文件(文件夹)
虚拟内存文件
2,File类中有可以创建文件的 createNewFile()方法,在创建新文件的时候需要try{} catch(){}因为可能会抛出异常;也有可以判断文件是否是一个标准文件的方法isFile();这些防抖都
- Spring注入有继承关系的类(2)
bijian1013
javaspring
被注入类的父类有相应的属性,Spring可以直接注入相应的属性,如下所例:1.AClass类
package com.bijian.spring.test4;
public class AClass {
private String a;
private String b;
public String getA() {
retu
- 30岁转型期你能否成为成功人士
bijian1013
成长励志
很多人由于年轻时走了弯路,到了30岁一事无成,这样的例子大有人在。但同样也有一些人,整个职业生涯都发展得很优秀,到了30岁已经成为职场的精英阶层。由于做猎头的原因,我们接触很多30岁左右的经理人,发现他们在职业发展道路上往往有很多致命的问题。在30岁之前,他们的职业生涯表现很优秀,但从30岁到40岁这一段,很多人
- 【Velocity四】Velocity与Java互操作
bit1129
velocity
Velocity出现的目的用于简化基于MVC的web应用开发,用于替代JSP标签技术,那么Velocity如何访问Java代码.本篇继续以Velocity三http://bit1129.iteye.com/blog/2106142中的例子为基础,
POJO
package com.tom.servlets;
public
- 【Hive十一】Hive数据倾斜优化
bit1129
hive
什么是Hive数据倾斜问题
操作:join,group by,count distinct
现象:任务进度长时间维持在99%(或100%),查看任务监控页面,发现只有少量(1个或几个)reduce子任务未完成;查看未完成的子任务,可以看到本地读写数据量积累非常大,通常超过10GB可以认定为发生数据倾斜。
原因:key分布不均匀
倾斜度衡量:平均记录数超过50w且
- 在nginx中集成lua脚本:添加自定义Http头,封IP等
ronin47
nginx lua csrf
Lua是一个可以嵌入到Nginx配置文件中的动态脚本语言,从而可以在Nginx请求处理的任何阶段执行各种Lua代码。刚开始我们只是用Lua 把请求路由到后端服务器,但是它对我们架构的作用超出了我们的预期。下面就讲讲我们所做的工作。 强制搜索引擎只索引mixlr.com
Google把子域名当作完全独立的网站,我们不希望爬虫抓取子域名的页面,降低我们的Page rank。
location /{
- java-3.求子数组的最大和
bylijinnan
java
package beautyOfCoding;
public class MaxSubArraySum {
/**
* 3.求子数组的最大和
题目描述:
输入一个整形数组,数组里有正数也有负数。
数组中连续的一个或多个整数组成一个子数组,每个子数组都有一个和。
求所有子数组的和的最大值。要求时间复杂度为O(n)。
例如输入的数组为1, -2, 3, 10, -4,
- Netty源码学习-FileRegion
bylijinnan
javanetty
今天看org.jboss.netty.example.http.file.HttpStaticFileServerHandler.java
可以直接往channel里面写入一个FileRegion对象,而不需要相应的encoder:
//pipeline(没有诸如“FileRegionEncoder”的handler):
public ChannelPipeline ge
- 使用ZeroClipboard解决跨浏览器复制到剪贴板的问题
cngolon
跨浏览器复制到粘贴板Zero Clipboard
Zero Clipboard的实现原理
Zero Clipboard 利用透明的Flash让其漂浮在复制按钮之上,这样其实点击的不是按钮而是 Flash ,这样将需要的内容传入Flash,再通过Flash的复制功能把传入的内容复制到剪贴板。
Zero Clipboard的安装方法
首先需要下载 Zero Clipboard的压缩包,解压后把文件夹中两个文件:ZeroClipboard.js
- 单例模式
cuishikuan
单例模式
第一种(懒汉,线程不安全):
public class Singleton { 2 private static Singleton instance; 3 pri
- spring+websocket的使用
dalan_123
一、spring配置文件
<?xml version="1.0" encoding="UTF-8"?><beans xmlns="http://www.springframework.org/schema/beans" xmlns:xsi="http://www.w3.or
- 细节问题:ZEROFILL的用法范围。
dcj3sjt126com
mysql
1、zerofill把月份中的一位数字比如1,2,3等加前导0
mysql> CREATE TABLE t1 (year YEAR(4), month INT(2) UNSIGNED ZEROFILL, -> day
- Android开发10——Activity的跳转与传值
dcj3sjt126com
Android开发
Activity跳转与传值,主要是通过Intent类,Intent的作用是激活组件和附带数据。
一、Activity跳转
方法一Intent intent = new Intent(A.this, B.class); startActivity(intent)
方法二Intent intent = new Intent();intent.setCla
- jdbc 得到表结构、主键
eksliang
jdbc 得到表结构、主键
转自博客:http://blog.csdn.net/ocean1010/article/details/7266042
假设有个con DatabaseMetaData dbmd = con.getMetaData(); rs = dbmd.getColumns(con.getCatalog(), schema, tableName, null); rs.getSt
- Android 应用程序开关GPS
gqdy365
android
要在应用程序中操作GPS开关需要权限:
<uses-permission android:name="android.permission.WRITE_SECURE_SETTINGS" />
但在配置文件中添加此权限之后会报错,无法再eclipse里面正常编译,怎么办?
1、方法一:将项目放到Android源码中编译;
2、方法二:网上有人说cl
- Windows上调试MapReduce
zhiquanliu
mapreduce
1.下载hadoop2x-eclipse-plugin https://github.com/winghc/hadoop2x-eclipse-plugin.git 把 hadoop2.6.0-eclipse-plugin.jar 放到eclipse plugin 目录中。 2.下载 hadoop2.6_x64_.zip http://dl.iteye.com/topics/download/d2b
- 如何看待一些知名博客推广软文的行为?
justjavac
博客
本文来自我在知乎上的一个回答:http://www.zhihu.com/question/23431810/answer/24588621
互联网上的两种典型心态:
当初求种像条狗,如今撸完嫌人丑
当初搜贴像条犬,如今读完嫌人软
你为啥感觉不舒服呢?
难道非得要作者把自己的劳动成果免费给你用,你才舒服?
就如同 Google 关闭了 Gooled Reader,那是
- sql优化总结
macroli
sql
为了是自己对sql优化有更好的原则性,在这里做一下总结,个人原则如有不对请多多指教。谢谢!
要知道一个简单的sql语句执行效率,就要有查看方式,一遍更好的进行优化。
一、简单的统计语句执行时间
declare @d datetime ---定义一个datetime的变量set @d=getdate() ---获取查询语句开始前的时间select user_id
- Linux Oracle中常遇到的一些问题及命令总结
超声波
oraclelinux
1.linux更改主机名
(1)#hostname oracledb 临时修改主机名
(2) vi /etc/sysconfig/network 修改hostname
(3) vi /etc/hosts 修改IP对应的主机名
2.linux重启oracle实例及监听的各种方法
(注意操作的顺序应该是先监听,后数据库实例)
&nbs
- hive函数大全及使用示例
superlxw1234
hadoophive函数
具体说明及示例参 见附件文档。
文档目录:
目录
一、关系运算: 4
1. 等值比较: = 4
2. 不等值比较: <> 4
3. 小于比较: < 4
4. 小于等于比较: <= 4
5. 大于比较: > 5
6. 大于等于比较: >= 5
7. 空值判断: IS NULL 5
- Spring 4.2新特性-使用@Order调整配置类加载顺序
wiselyman
spring 4
4.1 @Order
Spring 4.2 利用@Order控制配置类的加载顺序
4.2 演示
两个演示bean
package com.wisely.spring4_2.order;
public class Demo1Service {
}
package com.wisely.spring4_2.order;
public class