三段式状态机的写法总结

此前在写状态机时总是在构思好转移图后直接一气呵成,写成了if else 的形式,很乱也不好维护,在此次用到了三段式状态机的方式,感觉就是简洁明快,而且好调试。
以下是三段式状态机的格式,不会有很大出入:
三段式状态机顾名思义,分为三部分,一阻塞赋值,二非阻塞赋值
reg [ n-1:0]current_state;// n的值根据自己的需要确定
reg [ n-1:0]next_state;

parameter S0=n’d0;///编码方式如格雷编码,独热编码,二进制编码等,选择自己合适的方法
parameter S1=n’d1;
parameter S2=n’d2; ……………..

///第一个always块儿定义当前状态的选择 为非阻塞赋值
always@(posedge clk or negedge rst)///
begin
if(!rst)
current_state<=Sxx;//复位后默认的状态
else
current_state<=next_state;
end

///第二个always块儿定义次态 为阻塞赋值
always@(current_state or A) ///敏感信号是current_state 和控制状态跳转的信号A
begin
//有的版本认为此处一定需要复位信号初始化,其实并不能一概而论
case(current_state)
S0:
if(A)
next_state=S1;
else
next_state=S0;
S1:
if(A)
next_state=S2;
else
next_state=S1;
///
……..
/////
default:next_state=Sx;//保证状态机的逻辑完整,Sx视自己状态机而定
endcase
end

///第三个always块儿定义各个状态的输出 为* 非阻塞赋值*
always@(posedge clk)
begin
if!(!rst)
Sx<=m;
else
begin
case(next_state)
S0:out<=b;
S1:out<=b;
////
………
////
default:Sx<=m;
endcase
end
end

关于每个状态是否需要复位信号视自己程序而定,不需要全都进行复位操作。

你可能感兴趣的:(FPGA)