ADC和DAC以及JESD204B(2)

这里主要记录JESD 204B的一些内容

ADC和DAC以及JESD204B(2)_第1张图片

JESD 204B subclass1建链过程:
 

首先是时钟:

找一块专用的jesd 204B时钟专用芯片,产生发送端(核时钟和参考时钟)以及接收端(和时钟和参考时钟):

  • 时钟作用:核时钟用来供器件工作以及分出LMFC,sysref用来对齐LMFC
  • 时钟要求:首先sysref为核时钟的整数倍,为什么?(使用continue sysref时可以保证核时钟采样都在相同的点),one-pulse sysref随意但是一定要保证核时钟采高电平时,遵守Tsu和Th。

所以说sysref究竟是干什么的?当核时钟第一次采到sysref的高电平时,此时刻为LMFC时钟的沿(可能会有固定延迟如图1)。

所以,由此产生了最重要的一个时钟,LMFC(本地多帧时钟),这个时钟的频率与器件时钟的频率关系可自行查阅资料,与F和M有关。隔掉!


有了LMFC,开始建链

(1)CGS,初始状态SYNC = 0,发送端发K28.5序列,接收端所有lane都接收到4个K28.5后,它将在下一个RxLMFC时钟沿,将SYNC拉高

(2)ILAS,发送端检测到SYNC拉高之后,在下一个TxLMFC时钟沿,开始发送ILAS序列。到达接收端之后,接收器开始检测ILAS序列的头部,并且在可变FIFO中缓存(早到的缓存长,晚到的缓存短),所有lane缓存的数据,在下一个RxLMFC同时发出。这样,同步发送的帧,也被同步接收。

(3)因为ILAS序列长度与结构与后面要传输的数据一样,所以接下来开始传输数据,数据在接收端同步。


 

 

你可能感兴趣的:(FPGA接口与协议)