Coursera 学习记录：算术逻辑单元quiz（习题记录）

单独记录题目的部分，逐题分析的要点复习，另写文章记录。

1. 第 1 个问题

下列哪些和时间相关的名词，是属于D触发器的特性？

Hold time

正确 

Select time

未选择的是正确的 

Access time

未选择的是正确的 

Input time

未选择的是正确的 

Setup time

正确 

Output time

未选择的是正确的 

CLK-to-Q time

正确 

 

2. 第 2 个问题

对于一个4输入或门，当输入信号为1010和0110，输出信号为：

1010

1100

1011

1110

正确 

0011

0110

 

3. 第 3 个问题

对于一个4输入异或门，当输入信号为1010和0110，输出信号为：

0110

1110

1100

正确 

0011

1010

1011

 

4. 第 4 个问题

要对一个立即数和某个寄存器中的值进行逻辑与运算，应当用的MIPS指令是：

andi rt,rs,imm

正确 

addi rt,rs,imm

and rt,rs,imm

addiu rt,rs,imm

addi rt, imm, rs

 

5. 第 5 个问题

对于半加器和全加器，下列描述正确的是：

全加器虽能产生进位输出，但全加器本身并不能处理进位输入

半加器能产生进位输出，也能处理进位输入

半加器虽能产生进位输出，但半加器本身并不能处理进位输入

正确 

全加器既不能产生进位输出，也不能处理进位输入

全加器虽能处理进位输入，但全加器本身并不能产生进位输出

半加器既不能产生进位输出，也不能处理进位输入

 

6. 第 6 个问题

对于如图所示的全加器，当A、B和进位输入Cin分别为1、0、1时，输出端口S和进位输出Cout为：

S=0，输出进位0

S=1，输出进位1

S=0，输出进位1

正确 

S=1，输出进位0

 

7. 第 7 个问题

对于“溢出”和“进位”，下列描述正确的是：

有“进位”时，一定有“溢出”

未选择的是正确的 

有“进位”时，不一定有“溢出”

正确 

“溢出”只针对有符号数

正确 

“溢出”可以针对无符号数

未选择的是正确的 

有“溢出”时，不一定有“进位”

正确 

 

8. 第 8 个问题

“溢出”的检测方法是：

“最高位的进位输入”不等于“次高位的进位输出”

“最高位的进位输入”等于“最低位的进位输出”

“最高位的进位输入”不等于“最低位的进位输出”

“最高位的进位输入”等于“次高位的进位输出”

“最高位的进位输入”不等于“最高位的进位输出”

正确 

“最高位的进位输入”等于“最高位的进位输出”

 

9. 第 9 个问题

MIPS和x86对溢出的处理方式是：

对于x86，利用程序状态字寄存器中的ZF位，发生溢出，设置ZF=1

未选择的是正确的 

对于MIPS，提供两类不同的指令分别处理，分别是：将操作数看做有符号数，发生“溢出”时产生异常；将操作数看做无符号数，不处理“溢出”

正确 

对于MIPS，提供两类不同的指令分别处理，分别是：将操作数看做无符号数，发生“溢出”时产生异常；将操作数看做有符号数，不处理“溢出”

未选择的是正确的 

对于x86，利用程序状态字寄存器中的OF位，发生溢出，设置OF=1

正确 

对于x86，利用标志寄存器中的OF位，发生溢出，设置OF=0

未选择的是正确的 

 

10. 第 10 个问题

为了使十进制表示的算式（8-3）能够在二进制补码加法器上运算，可以表示的形式为：

1000+1011

1000-1011

1000+1101

正确 

0011+1101

0011+0011

1000-0011

 

11. 第 11 个问题

假设一个基本逻辑门延迟为T，对于4-bit行波进位加法器的关键路径延迟为：

9T

正确 

6T

7T

8T

10T

11T

 

12. 第 12 个问题

超前进行加法器相对于行波进位加法器的优化思路是：

节省基本逻辑门之间的连线

简化电路实现的复杂程度

适用更宽位的加法运算

提前计算出“进位输出信号”

正确 

 

13. 第 13 个问题

关于行波进位加法器和超前进位加法器各自的优缺点描述正确的是：

超前进位加法器电路实现更加简单

未选择的是正确的 

行波进位加法器门延迟比超前进位加法器更长

正确 

行波进位加法器电路实现更加复杂

未选择的是正确的 

超前进位加法器门延迟比行波进位加法器更长

未选择的是正确的 

行波进位加法器电路实现相对简单

正确 

 

14. 第 14 个问题

对于4-bit超前进位加法器，如何用生成信号Gi和传播信号Pi表示 C2：

P1•G0+P1•P0•C0

G1+P1•G0+P1•P0•C0

正确 

G1+P1+C0

G1+P1+P0

G1+P1+P0•C0•G0

G1 +P1•P0•C0

 

15. 第 15 个问题

假设一个基本逻辑门延迟为T，超前进位加法器计算Ci+1产生的门延迟为：

6T

4T

7T

3T

正确 

5T

 

16. 第 16 个问题

以32-bit加法器为例，综合考虑性能和电路复杂度，一般会选择哪种形式实现：

采用多个小规模的行波进位加法器和超前进位加法器拼接而成

完全采用行波进位加法器

采用多个小规模的超前进位加法器拼接而成

正确 

采用一个完整的超前进位加法器