Warning: Tri-state node(s) do not directly drive top-level pin(s)

Warning: Tri-state node(s) do not directly drive top-level pin(s)
 Warning: Converted the fan-out from the tri-state buffer "sram_control:inst8|databus[0]" to the node "verilog_ctrl:inst10|temp7[0]" into an OR gate
解释1:FPGA内部的信号不能出现被赋值为高阻,只有顶层的信号才可以。

解释2:在进行FPGA设计时,对于FPGA内部的信号不能出现被赋值为高阻的状态,只有顶层的信号,即输出的信号才可以赋值为高阻态。
相信大家看到这,就应该知道解决方法了吧!找出这个信号,然后把赋值为x'bz改为x'b0或x'b1(具体是改为x'b0还是x'b1要根据实际情况确定)。
在数字电路设计时,除0和1外,还有第三种状态即高阻态,这就是我们所说的“三态”,而在进行FPGA设计时,使用时要注意高阻态的使用。有些人认为高阻态,就是介于0和1之间的一种状态,但我觉得这种说法不完全正确,我认为应该这样理解:高阻态相当于该门和它连接的电路处于断开的状态。

你可能感兴趣的:(FPGA)