FPGA时序

关闭表单后再次打开时校验提示未清除

•DOM更新时序：直接调用resetFields()时，若表单DOM未完全渲染，可能导致方法失

松岛的枫叶·2025-03-24 12:10

TDengine 入坑

的最近想折腾一个时序数据库，所以入坑了TDengine我的环境是WIN10+虚拟机ubuntu，开发语言是C#。

xijieyu·2025-03-24 11:24

夜莺[n9e] v6 中心机房部署

文章目录夜莺v6中心机房部署n9e监控服务VictoriaMetrics时序数据库Categraf采集器夜莺v6中心机房部署n9e监控服务项目介绍-快猫星云(flashcat.cloud)IP：192.168

DuanHao_·2025-03-24 01:55

Rust + 时序数据库 TDengine：打造高性能时序数据处理利器

TDengine是一款专为物联网、车联网、工业互联网等时序数据场景优化设计的开源时序数据库，支持高并发写入、高效查询及流式计算，通过“一个数据采集点一张表”与“超级表”的概念显著提升性能。

涛思数据（TDengine）·2025-03-23 20:44

时序数据库QuestDB在Winform窗体应用

以下是QuestDB在Winform使用的代码：//初始化privatevoidInit(){//创建数据库对象(用法和EFDappper一样通过new保证线程安全)SqlSugarClientDb=newSqlSugarClient(newConnectionConfig(){ConnectionString=“host=10.3.5.227;port=8812;username=admin;p

ryan68888·2025-03-23 19:38

Xilinx系ZYNQ学习笔记（二）ZYNQ入门及点亮LED灯

系列文章目录文章目录系列文章目录前言简单介绍简称xc7z020型号FPGAZYNQ实操通用IO点亮LED灯硬件逻辑基础前言简单入门一下ZYNQ是何种架构，如何编程，至于深入了解应该要分开深入学习Linux

贾saisai·2025-03-23 17:50

【第1章＞第6节】CMAC小脑模型神经网络的理论学习与MATLAB仿真

网络结构2.2CMAC地址映射2.3学习过程3.CMAC网络的MATLAB编程实现4.分辨率，重叠度，学习率对CMAC网络的训练性能影响分析4.1分辨率4.2重叠度4.3学习率5.视频操作步骤演示欢迎订阅FPGA

fpga和matlab·2025-03-23 15:54

如何使用Formal SEC证明设计手动插入的clock gating cell没有引入功能问题？

传统仿真难以覆盖所有场景，尤其是时序边界或逻辑组合问题，可能导致功能错误或功耗异常。如果唤醒信号有几

iccnewer·2025-03-23 04:59

一切皆是映射：实现神经网络的硬件加速技术：GPU、ASIC（专用集成电路）和FPGA（现场可编程门阵列）

文章目录一切皆是映射：实现神经网络的硬件加速技术：GPU、ASIC（专用集成电路）和FPGA（现场可编程门阵列）1.背景介绍2.核心概念与联系3.核心算法原理&具体操作步骤3.1算法原理概述3.2算法步骤详解

AI天才研究院·2025-03-23 02:36

OpenWrt GPIO模拟I2C最佳实践

-|-------------------------|-------------------------|-------------------||Shell脚本+sysfs|快速验证功能|无法保证时序精确性

HH予·2025-03-23 02:04

Fpga-流水灯代码详解

moduleflowled(inputsys_clk50,inputrst_n,outputreg[3:0]led);reg[23:0]cnt;always@(posedgesys_clk50ornegedgerst_n)beginif(!rst_n)cnt<=24'd0;elseif(cnt<24'd10000000)cnt<=cnt+1'b1;elsecnt<=24'd0;endalways@

一顿吃一锅·2025-03-23 01:59

FPGA实战1-流水灯实验verilog

1.实验要求（1）设计一个流水灯的实验，实现12位流水灯的依次点亮，（2）流水灯的流转时间是（500ms/2Hz），（3）系统时钟位50MHz，（4）定义12个寄存器ledtemp保存12个状态，（5）寄存器的初始值位12'b0000_0000_0001，（6）当移位到12‘b1000_0000_0000时，ledtemp的值回到12'b0000_0000_0001,2.设计代码//coding/

马志高·2025-03-23 01:56

PXI PXIe控制器：4Link架构+16GB带宽，兼容主流机箱，设计文件涵盖原理图、PCB和FPGA源码，实现可直接制板，高带宽PXI PXIe控制器，4Link架构，兼容主流机箱，提供设计文件、

PXIPXIe控制器4Link架构16GB带宽兼容主流PXIe机箱设计文件原理图&PCBFPGA源码可直接制板ID:8245999662600997605浪里个浪里个浪001PXI和PXIe控制器是一种用于测量和自动化测试的高性能仪器

suRQWcVNi·2025-03-22 02:50

PXI/PXIe控制器 4Link架构 16GB带宽兼容主流PXIe机箱设计文件原理图&PCB FPGA源码可直

原理图&PCBFPGA源码可直接制板PXI和PXIe技术在现代仪器仪表领域中扮演着重要角色。

FjtKvOwLaGa·2025-03-22 02:17

UML中的类图、时序图等常见图形的作用和基本元素

UML（统一建模语言）是一种用于软件系统分析、设计和文档化的标准图形化语言，类图和时序图是其中常用的两种图形，以下是它们的作用和基本元素介绍：类图-作用：类图是UML中最核心的图之一，用于描述系统中的类

C++ 老炮儿的技术栈·2025-03-22 01:08

FPGA基带平台射频数据处理装置及验证系统设计与方法

本文还有配套的精品资源，点击获取简介：FPGA在射频数据处理领域拥有灵活性和高性能，广泛用于通信、雷达、卫星导航等。

BE东欲·2025-03-21 22:10

基于FPGA的3U机箱温度采集板PT100，应用于轨道交通/电力储能等

板卡简介：本板为温度采集板（PT100），对目标进行测温，然后将温度转换成处理器可识别的电流信号。性能规格：电源：DC5V，DC±15V4线制PT100：7路（标称测温范围-50℃~200℃，对应调理后电流4~20mA，精度±0.5℃）3线制PT100：1路（标称测温范围-50℃~200℃，对应调理后电流4~20mA，精度±0.5℃）尺寸：220mm*100mm*1.6mm重量：0.155kg工作

深圳信迈主板定制专家·2025-03-21 22:08

FPGA仿真过程中宏定义的修改

在仿真过程中，经常会有一些时间变量，比如1分钟，10分钟等，这种级别的仿真很费时间，因此，人们往往将时间参数修改，利用秒级别进行仿真，仿真完成后，再改回分钟级别。下面提供一种宏定义的方式，方便实际过程中和仿真过程中时间参数修改。`defineSIMULATION`ifdefSIMULATIONlocalparamTIMER_CNT_1S=30'd1_000-1'b1;//1s计数的最大值local

学习永无止境@·2025-03-21 21:38

FPGA设计中衍生时钟的定义及约束

衍生时钟的定义：衍生时钟主要是指由已有的主时钟进行分频、倍频或相移而产生出来的时钟信号，如由时钟管理单元（MMCM等）或一些设计逻辑所驱动产生的时钟信号。衍生时钟的定义取决于主时钟的特性，衍生时钟约束必须指定时钟源，这个时钟源可以是一个已经约束好的主时钟或者另一个衍生时钟，衍生时钟并不直接定义频率、占空比等参数，而是定义其与时钟源的相对关系，如分频系数、倍频系数、相移差值、占空比差值等。因此，在做

学习永无止境@·2025-03-21 21:38

基于MPC8377的MCPU 3U机箱CPCI板卡

性能规格：电源：DC5VCPU：MPC8377核数：单核32位主频：667MHzMCU：MK60DN512VLL10FPGA：XC6SLX16-2FT256I存储：DDR2256Mb（CPU）PROM16MB

ARM+FPGA+AI工业主板定制专家·2025-03-21 21:35

stm32完全学习——NRF24L01模块

一、调试中遇到的一些问题我是用的别人的代码进行移植的，使用的是软件模拟SPI时序，在进行通信的时候，可以正确检测到NRF24L01的存在，但是发送数据和接收数据都不能成功的运行，本来以为是发送的时候数据包设置的不正确

小A159·2025-03-21 19:14

FPGA时序约束的概念和意义

设计人员通过GUI输入时序约束，或者手动输入时序约束的方式告诉Vivado工具关于时钟或者IO接口的时序信息，用于协助Vivado工具在布局布线时尽可能的满足设计人员的时序要求，最大程度的保证Vivado

学习永无止境@·2025-03-21 18:10

BRAM消耗与FIFO的关系：有效利用FPGA资源的策略

BRAM消耗与FIFO的关系：有效利用FPGA资源的策略引言在FPGA设计中，BRAM（BlockRAM）是用于存储数据的重要资源。有效管理和利用BRAM对于实现高性能数字系统至关重要。

kanhao100·2025-03-21 12:11

基于FPGA的DDS连续FFT 仿真验证

基于FPGA的DDS连续FFT仿真验证1摘要本文聚焦AMDLogiCOREIPFastFourierTransform(FFT)核心，深入剖析其在FPGA设计中的应用。

toonyhe·2025-03-21 11:35

Zynq PS端外设之IIC

IIC协议高电平采样：时序电路的信号采样一般靠的是时钟上升沿采样，而IIC协议则是靠高电平采样。读写数据帧ZynqPS的IIC外设1.PS的I2C0I2C0的引脚既可以使用MIO，也可以使用EMIO。

Mazy.v·2025-03-21 10:53

无矩阵乘法LLM：效率与性能双突破

此外，基于FPGA的硬件优化进一步提升了性能，1.3B参数模型功耗仅为13W，达到人类阅

XianxinMao·2025-03-21 08:42

高云FPGA的管脚约束文件的复制

问：Gowin里面能不能直接拷贝一个管脚约束文件进去用？答：可以直接拷贝，但是拷贝前后两个工程对应的芯片必须要是同一个芯片拷贝方法:第一步：按照被拷贝约束文件对应的芯片新建一个工程，然后将原工程文件夹“src”里面的“.cst”文件拷到新建工程的相同目录下，第二步：回到新建工程目录下，点击芯片名右击，如下图：将“.V”文件和“.cst”文件一同加入这个工程，最后综合，布局布线就可以了，注意：有时拷

在岸上走的鱼·2025-03-21 04:08

STM32单片机中APB1和APB2总线选择

如果外设的时序要求不是很严格，或者数据传输速率较低，适合使用APB1。APB2（高速总线）：APB2

新手懒羊哥·2025-03-20 23:28

FPGA——DDS原理及代码实现

FPGA——DDS原理及代码实现一、DDS各参数意义如图，一个量化的32点的正弦波，也就是说一个ROM里存了32个这样的数据，每次读出一个数据要1ms，分别读出1,2,3...30,31,32,共32个点

·2025-03-20 19:34

【MALTAB递归预测未来】VMD-Bayes-LSTM单变量时序预测-递归预测未来 (单输入单输出)

VMD-Bayes-LSTM单变量时序预测递归预测未来MALTAB代码一、引言1.1单变量时序预测的背景和意义在当今快速发展的社会中，数据无处不在，而时间序列数据作为其中一种重要类型，在众多领域发挥着不可替代的作用

前程算法屋·2025-03-20 13:36

05.静态代理设计模式

静态代理由来1.2静态代理定义1.3静态代理场景1.4静态代理思考02.静态代理原理与实现2.1罗列一个场景2.2用一个例子理解代理2.3案例演变分析03.静态代理分析3.1静态代理结构图3.2静态代理时序图

·2025-03-20 05:10

1.1PaddleTS_环境配置：一个易用的深度时序建模的Python库

PaddleTS是一个易用的深度时序建模的Python库，它基于飞桨深度学习框架PaddlePaddle，专注业界领先的深度模型，旨在为领域专家和行业用户提供可扩展的时序建模能力和便捷易用的用户体验。

pythonQA·2025-03-20 01:27

逾越TAO·2025-03-19 23:39

【FPGA教程案例31】通信案例1——基于FPGA的ASK调制信号产生

FPGA教程目录MATLAB教程目录-----------------------------------------------------------------------------------

fpga和matlab·2025-03-19 23:03

03.建造者模式设计思想

建造者模式定义1.3建造者模式场景1.4建造者模式思考02.建造者模式实现2.1罗列一个场景2.2创造对象弊端场景2.3案例演变分析2.4用例子理解建造者03.建造者模式分析3.1建造者模式结构图3.2建造者模式时序图

·2025-03-19 21:54

【论文精读】SCINet-基于降采样和交互学习的时序卷积模型

《SCINet:TimeSeriesModelingandForecastingwithSampleConvolutionandInteraction》的作者团队来自香港中文大学，发表在NeurIPS2022会议上。动机该论文的出发点是观察到时间序列数据具有独特的属性：即使在将时间序列下采样成两个子序列后，时间关系（例如数据的趋势和季节性成分）也基本上得以保留。这个观察启发了作者去设计一种新型的神

打酱油的葫芦娃·2025-03-19 17:17

OpenManus 代码分析

下面我将通过时序图和流程图来详细分析整个系统的工作流程。

有个人神神叨叨·2025-03-19 15:38

华为OD2023(A卷)基础题21【日志采集系统】

输入按时序

大司码·2025-03-19 15:02

【从零开始学习计算机科学】软件工程（四）结构化需求分析与面向对象需求分析

图的建模过程功能模型分层DFD简介基于DFD的建模原则DFD建模流程DFD的建模中的核心过程分层DFD的改进DFD建模中的注意事项行为模型STD建模的过程数据字典结构化分析总结面向对象需求分析OOAOA的过程时序图状态图面向对象需求建模总结结构化需求分析结构化分析

贫苦游商·2025-03-19 12:13

【教程4＞第2章＞第30节】本章整体思维导图与学习总结

教程4.目录.目录1.本章节目录2.本章节思维导图3.本章节学习案例与实际应用欢迎订阅FPGA/MATLAB/Simulink系列教程《★教程1:matlab入门100例》《★教程2:fpga入门100

fpga和matlab·2025-03-19 12:39

RTX4070Ti性能实测与优化解析

此外，文章将提供经过验证的超频参数配置方案，涵盖电压调节、核心频率偏移及显存时序优化，

智能计算研究中心·2025-03-19 11:36

AI模型技术前沿与跨场景应用实践

应用层面，TensorFlow与PyTorch框架在医疗影像诊断、金融时序预测等领域的实战案例，验证了深度学习模型在垂直行业的泛化能力。值得关注的是，工具链整合已成为技术落地的关键环节，MXNet与

智能计算研究中心·2025-03-19 11:36

算力未来演进与多场景创新

从技术架构层面来看，异构计算通过整合CPU、GPU、FPGA等多元芯片实现性能跃升，边缘计算则借助分布式节点降低时延并提升响应效率，而量子计算在特定领域的指数级加速潜力已进入验证阶段。

智能计算研究中心·2025-03-19 11:06

关于屏幕接口类型集锦（MCU,RGB,MIPI,LVDS,HDMI）

MCU接口的两种模式MCU接口包含两种时序模式：8080模式（Intel标准）：控制信号为CS、RS、RD、WR，通过并行数据线传输

谢工碎碎念·2025-03-18 20:29

SPI（Serial Peripheral Interface）详解

一、SPI的核心特性1.通信架构主从模式：主设备（Master）：生成时钟信号（SCLK），控制通信时序。从设备（Slave）：被动响应主设备指令，同一总线上可挂载多个从设备。信号线：SCLK（Ser

美好的事情总会发生·2025-03-18 18:10

FPGA中级项目3——IP核之时钟管理单元

FPGA中级项目3——IP核之时钟管理单元时钟还需要管理？什么是时钟管理单元？我们常熟知FPGA本身有晶振单元，源源不断的提供的50Mhz的频率波。但是这样往往无法满足一些设计需求。

霖00·2025-03-17 18:23

InfluxDB写入测试

早几年测试时序库时，采集数据到kafka，然后用不同数据进行存储验证。Influxdb是花时间比较多的，它的数据建模方法、读写方法都需要使用特殊的API。

PascalMing·2025-03-17 16:12

innovus 命令每日精要 | setAnalysisMode：深度解析与高效配置指南

在芯片设计领域，时序分析是确保设计可靠性和性能的关键环节，而Innovus作为业内领先的实现工具，其命令的精准运用直接决定了时序分析的效率与质量。

数字后端物理设计知识库·2025-03-17 09:53

【从零开始学习计算机科学】硬件设计与FPGA原理

硬件设计硬件设计流程在设计硬件电路之前，首先要把大的框架和架构要搞清楚，这要求我们搞清楚要实现什么功能，然后找找有否能实现同样或相似功能的参考电路板（要懂得尽量利用他人的成果，越是有经验的工程师越会懂得借鉴他人的成果）。如果你找到了的参考设计，最好还是先看懂并理解，这一方面能提高我们的电路理解能力，而且能避免设计中的错误。在开始做硬件设计前，根据自己的项目需求，可以去找能够满足硬件功能设计的，有很

贫苦游商·2025-03-17 06:21

京准电钟分享：水利系统NTP网络时间服务器应用

系统内各设备（如PLC、RTU、SCADA服务器、传感器等）的时间一致性直接影响数据记录的准确性、事件报警的时序性以及故障分析的可靠性。为实现全系统高精度时间同步，需部署NTP（NetworkTi

北京华人开创公司·2025-03-17 05:46

推荐频道