【FPGA】Xilinx_ZYNQ7Z020——4. PS初体验

文章目录

  • 4. PS初体验
    • 创建IP核
    • PS部分编程
    • 问题汇总

4. PS初体验

创建IP核

  • 体验ARM工程
  • PL对应逻辑电路部分,PS对应ARM核部分
  • 本节使用ARM传输字符串到计算机上

创建工程

  • Create Project
  • Project Name
  • RTL Project
  • 选择芯片之类的zynq7000、速度等级-2,封装clg400
  • Finish
  • PS部分要使用到IP INTEGRATOR
  • 点击Create Block Design:名称尽量简短,不要有空格
    【FPGA】Xilinx_ZYNQ7Z020——4. PS初体验_第1张图片
  • 双击
    【FPGA】Xilinx_ZYNQ7Z020——4. PS初体验_第2张图片
  • 由于不使用PL部分,因此要把PL部分的接口关闭掉
  • 关闭M AXI GP0 interface
    【FPGA】Xilinx_ZYNQ7Z020——4. PS初体验_第3张图片
  • 设置串口
    【FPGA】Xilinx_ZYNQ7Z020——4. PS初体验_第4张图片
    【FPGA】Xilinx_ZYNQ7Z020——4. PS初体验_第5张图片
  • 时钟设置
    【FPGA】Xilinx_ZYNQ7Z020——4. PS初体验_第6张图片
  • 设置DDR
    【FPGA】Xilinx_ZYNQ7Z020——4. PS初体验_第7张图片
  • 点击设置OK,即可看到IP核少了一部分接口
    【FPGA】Xilinx_ZYNQ7Z020——4. PS初体验_第8张图片
  • 点击上方的Run Block Automation,保持下方的Disable
    【FPGA】Xilinx_ZYNQ7Z020——4. PS初体验_第9张图片
    【FPGA】Xilinx_ZYNQ7Z020——4. PS初体验_第10张图片
  • 保存设计图 Ctrl+S
    【FPGA】Xilinx_ZYNQ7Z020——4. PS初体验_第11张图片
  • Create HDL Wrapper
    【FPGA】Xilinx_ZYNQ7Z020——4. PS初体验_第12张图片
  • Generate Output Products 保持默认生成即可【FPGA】Xilinx_ZYNQ7Z020——4. PS初体验_第13张图片
  • 之后每次对IP核进行修改之后,必须重新对其进行Generate Output Products
  • 在此整个IP核就创建完毕了

PS部分编程

【FPGA】Xilinx_ZYNQ7Z020——4. PS初体验_第14张图片

  • 直接点击OK,不需要包括字节流

  • 启动SDK
    【FPGA】Xilinx_ZYNQ7Z020——4. PS初体验_第15张图片

  • SDK界面
    【FPGA】Xilinx_ZYNQ7Z020——4. PS初体验_第16张图片

  • 不对生成的HW硬件平台工程进行修改,而是选择重新创建工程
    【FPGA】Xilinx_ZYNQ7Z020——4. PS初体验_第17张图片
    【FPGA】Xilinx_ZYNQ7Z020——4. PS初体验_第18张图片
    【FPGA】Xilinx_ZYNQ7Z020——4. PS初体验_第19张图片

  • 右键hello工程,选择run as——Launch on hardware

  • 右键hello工程,选择run as——Run Configuration——Reset entire system
    【FPGA】Xilinx_ZYNQ7Z020——4. PS初体验_第20张图片

  • 调试模式:debug——debug as——launch on hardware

  • 和其他ARM平台的操作基本无差

问题汇总

  • 如果以后SDK工程可能会出现问题
  • 比如SDK工程目录中已经存在 .SDK 的文件夹,那么可能新建时会出现问题
  • 可以将 .SDK的文件夹改名,然后重新生成SDK工程即可
    【FPGA】Xilinx_ZYNQ7Z020——4. PS初体验_第21张图片

你可能感兴趣的:(FPGA)