Cortex-M3基础

（一）寄存器

1 寄存器组     
R0-R12: 通用寄存器 

-----------------------------------------------------------------------------------------
R13: 堆栈寄存器 
有两个，MSP和PSP，同时只能看见一个，引用R13时，引用的是正在使用的那个 
MSP：可用于异常服务和应用程序 
PSP：只能用于应用程序 
系统复位后，用的堆栈指针是MSP。  

------------------------------------------------------------------------------------------
R14: 连接寄存器，又名LR，存储返回地址 

R15: 程序计数寄存器，又名PC 

-------------------------------------------------------------------------------------------
2 特殊功能寄存器 
程序状态字寄存器组（PSRs）
中断屏蔽寄存器组（PRIMASK, FAULTMASK, BASEPRI）
控制寄存器（CONTROL） *****☆
程序状态字寄存器组（PSRs）分为 
应用程序 PSR（APSR） 
中断号 PSR（IPSR） 
执行 PSR（EPSR） 
每个都是32位，由于这3个寄存器有效位是错开的，因此可以组合访问。 
中断屏蔽寄存器组（PRIMASK, FAULTMASK, BASEPRI） ，这三个寄存器用于控制异常的使能和除能。

----------------------------------------------------------------------------------------
控制寄存器（CONTROL）它有两个作用： 

1.定义特权级别
2.选择当前使用哪个堆栈指针
3.3 操作模式和特权极别
　　操作模式: 处理者模式和线程模式
　　异常处理：处理者模式
   主程序：线程模式
对于ucosii，不区分特权级和用户级，程序始终工作在特权级

MSP、PSP两个堆栈指针的切换是全自动的，就在出入异常服务例程时由硬件处理。

-------------------------------------------------------------------

3.3.8 复位序列 
0x00000000 MSP初值
0x00000004 PC  初值 复位向量

（二）异常

1 异常类型 
分为系统异常(编号1-15)和外部中断(大于15) 

2 优先级 
CM3支持3个固定的高优先级和多达256级的可编程优先级。 

----------------------------------------------------------------------------------------------------------
NVIC 中，每个中断都有一个优先级配置寄存器（1 个 byte） ，用来配置该中断的优先级。但该寄存器并不是每个位都被
使用，不同制造商生产的芯片不相同，譬如stm32使用 4位，也就是说stm32支持16个可编程优先级（参考：chapter9） 。
注意该寄存器是以MSB对齐的，因此stm32每个中断的优先级配置寄存器7:4位有效，3:0位无效。 
对于优先级， CM3又分为抢占优先级和亚优先级，  NVIC中的应用程序中断及复位控制寄存器(AIRCR)的优先级分组(10:8)
描述了如何划分抢占优先级和亚优先级。 
什么意思？以 stm32 为例，优先级配置寄存器不是 7:4 位有效吗，如果 AIRCR 中的优先级分组值为 4，则优先级配置寄
存器的7:5位确定抢占优先级，位4确定亚优先级。此时所有中断有8个抢占优先级，每个抢占优先级有2个亚优先级。 
抢占优先级高的中断可以抢占抢占优先级低的中断，即抢占优先级决定了中断是否可以嵌套。 
相同抢占优先级的中断不能嵌套，但当抢占优先级相同的异常有不止一个到来时，就优先响应亚优先级最高的异常。 
参考附录D  
表D.9 中断优先级寄存器阵列 0xE000_E400 - 0xE000_E4EF 共240个。 
表D.16系统异常优先级寄存器 0xE000_ED18 - 0xE000_ED23 共12个。 
优先级相同，看中断号，中断号小的优先。

3 向量表   
初始在0x00000000处，可以通过向量表偏移量寄存器(VTOR)（地址：0xE000_ED08）更改，一般无需更改。

------------------------------------------------------------------------------------------------------

（三）SVC和PendSV  
SVC 
SVC主要用在分特权级和用户级的操作系统，ucosii不区分特权级和用户级，可以不管这个东西。
这里说点题外话，一开始我很奇怪为什么会提供这种中断，因为这种中断一般都是用在大型的操作系统上，如linux系
统上，可 CM3 又不提供 MMU，应该是无法移植 linux 系统。后来我才知道 uclinux 是针对没有 MMU 的嵌入式系统而设计的，
不过还是很怀疑有人会在像stm32这种芯片上用uclinux。
PendSV 
PendSV中断主要做上下文切换，也就是任务切换，是ucosii移植过程中最重要的中断。 
主要有两点： 
1.PendSV中断是手工往NVIC 的PendSV悬起寄存器中写1 产生的（由OS 写） 。 
2.PendSV中断优先级必须设为最低。 
在讲移植代码时会介绍具体是如何做的。 对于7.6的PendSV部分应认真研读一下。

（四） NVIC 与中断控制 

NVIC负责芯片的中断管理，它和CM3内核紧密相关。 

（五）中断的具体行为

1 中断／异常的响应序列 
当CM3开始响应一个中断时 
1.xPSR, PC, LR, R12以及R3‐R0入栈 
2.取向量      
3.选择堆栈指针MSP/PSP，更新堆栈指针SP，更新连接寄存器LR，更新程序计数器PC 
对移植ucosii 来说，需要注意1,3 

2 异常返回 
在CM3中，进入中断时，LR寄存器的值会被自动更新。9.6节对更新后的值进行说明。这里统称EXC_RETURN。返回时通
过把EXC_RETURN往PC里写来识别返回动作的。因为EXC_RETURN是一个特殊值，所以对于CM3，汇编语言就不需要类似reti
这种指令，而用 C 语言开发时，不需要特殊编译器命令指示一个函数为中断服务程序。实际上，中断服务程序如果是 c 代码
编写，汇编成汇编代码，函数结尾一般是reti。

3 嵌套的中断 
只要注意：中断嵌套不能过深即可。

（六）Cortex-M3 的低层编程 

汇编与C 的接口 
有两点需要知道： 
1.当主调函数需要传递参数（实参）时，它们使用R0‐R3。其中R0传递第一个，R1 传递第2个……在返回时，把返回
值写到R0中。 
2.在函数中，用汇编写代码时，R0-R3, R12可以随便使用，而使用R4‐R11，则必须先PUSH(入栈)，后POP（出栈）。  

　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　摘录