FPGA零基础学习：IP CORE 之 ROM设计

本系列将带来FPGA的系统性学习，从最基本的数字电路基础开始，最详细操作步骤，最直白的言语描述，手把手的“傻瓜式”讲解，让电子、信息、通信类专业学生、初入职场小白及打算进阶提升的职业开发者都可以有系统性学习的机会。

系统性的掌握技术开发以及相关要求，对个人就业以及职业发展都有着潜在的帮助，希望对大家有所帮助。后续会陆续更新 Xilinx 的 Vivado、ISE 及相关操作软件的开发的相关内容，学习FPGA设计方法及设计思想的同时，实操结合各类操作软件，会让你在技术学习道路上无比的顺畅，告别技术学习小BUG卡破脑壳，告别目前忽悠性的培训诱导，真正的去学习去实战应用。话不多说，上货。

 

 

IP CORE 之 ROM设计

 

作者：郝旭帅  校对：陆辉

 

本篇实现基于叁芯智能科技的SANXIN -B01 FPGA开发板，以下为配套的教程，如有入手开发板，可以登录官方淘宝店购买，还有配套的学习视频。

SANXIN-B01 Verilog教程-郝旭帅团队

 

CYCLONE IV系列器件采用嵌入式内存结构，用以满足设计时需要芯片上内存的需求。嵌入式内存结构由M9K内存块组成，在FPGA中按照列状排列。设计者可以配置这些内存块成为各种内存功能，如：RAM、移位寄存器、ROM和FIFO缓冲区等。

 

SANXIN-B01的FPGA为EP4CE6E22C8， 此款FPGA共包含270K bit的内存。