uart异步串行收发器 设计报告

目录
一、设计需求
二、顶层设计
三、顶层架构
四、发送器线性序列机(线性链状态机)设计
五、接收器线性序列机设计

一、设计需求

1.一个具有接收发送流缓存的异步串行收发器
2.流缓存深度256,数据宽度8
3.异步串行收发器波特率9600
4.采用EIA建议,收发器时钟uart_clk为16倍波特率(16*9600=153.6K Hz)
5.UART编码:1个启始位,8个信息位,0个奇偶校验位,2个停止位,1个空闲位
6.采用LSM解决方案

二、顶层设计
uart异步串行收发器 设计报告_第1张图片
三、顶层架构
uart异步串行收发器 设计报告_第2张图片

四、发送器线性序列机(线性链状态机)设计

4.1 发送器架构
uart异步串行收发器 设计报告_第3张图片
4.2 状态转移表(SMF)
uart异步串行收发器 设计报告_第4张图片
五、接收器线性序列机设计

5.1 接收器架构
uart异步串行收发器 设计报告_第5张图片
5.2 状态转移表
uart异步串行收发器 设计报告_第6张图片

你可能感兴趣的:(fpga,verilog)