★FPGA项目经验

(179)时序收敛---＞(29)时序收敛二九

1目录（a）FPGA简介（b）Verilog简介（c）时钟简介（d）时序收敛二九（e）结束1FPGA简介（a）FPGA（FieldProgrammableGateArray）是在PAL（可编程阵列逻辑）
FPGA系统设计指南针·2024-09-16 07:32

(180)时序收敛---＞(30)时序收敛三十

1目录（a）FPGA简介（b）Verilog简介（c）时钟简介（d）时序收敛三十（e）结束1FPGA简介（a）FPGA（FieldProgrammableGateArray）是在PAL（可编程阵列逻辑）
FPGA系统设计指南针·2024-09-16 07:31

(158)时序收敛---＞(08)时序收敛八

1目录（a）FPGA简介（b）Verilog简介（c）时钟简介（d）时序收敛八（e）结束1FPGA简介（a）FPGA（FieldProgrammableGateArray）是在PAL（可编程阵列逻辑）、
FPGA系统设计指南针·2024-09-16 07:31

(159)时序收敛---＞(09)时序收敛九

1目录（a）FPGA简介（b）Verilog简介（c）时钟简介（d）时序收敛九（e）结束1FPGA简介（a）FPGA（FieldProgrammableGateArray）是在PAL（可编程阵列逻辑）、
FPGA系统设计指南针·2024-09-16 07:31

(160)时序收敛---＞(10)时序收敛十

1目录（a）FPGA简介（b）Verilog简介（c）时钟简介（d）时序收敛十（e）结束1FPGA简介（a）FPGA（FieldProgrammableGateArray）是在PAL（可编程阵列逻辑）、
FPGA系统设计指南针·2024-09-16 07:31

(153)时序收敛---＞(03)时序收敛三

1目录（a）FPGA简介（b）Verilog简介（c）时钟简介（d）时序收敛三（e）结束1FPGA简介（a）FPGA（FieldProgrammableGateArray）是在PAL（可编程阵列逻辑）、
FPGA系统设计指南针·2024-09-16 07:01

(121)DAC接口---＞(006)基于FPGA实现DAC8811接口

1目录（a）FPGA简介（b）IC简介（c）Verilog简介（d）基于FPGA实现DAC8811接口（e）结束1FPGA简介（a）FPGA（FieldProgrammableGateArray）是在PAL
FPGA系统设计指南针·2024-09-16 07:01

FPGA复位专题---（3）上电复位？

1目录（a）FPGA简介（b）Verilog简介（c）复位简介（d）上电复位？
FPGA系统设计指南针·2024-09-16 07:31

(182)时序收敛---＞(32)时序收敛三二

1目录（a）FPGA简介（b）Verilog简介（c）时钟简介（d）时序收敛三二（e）结束1FPGA简介（a）FPGA（FieldProgrammableGateArray）是在PAL（可编程阵列逻辑）
FPGA系统设计指南针·2024-09-16 07:29

自动化测试工程师面试，常问的问题有哪些？

回答这个问题时，可以从项目经验、使用的自动化测试工具、编写的测试脚本等方面来介绍自己的经验。重点强调你在自动化测试领域的技能和擅长的领域。2.你在自动化测试中使用的编程语言是什么？为什么选择这种语言？
自动化测试 老司机·2024-09-15 23:39

使用FPGA接收MIPI CSI RX信号并进行去抖动、RGB转YUV处理：FX3014 USB3.0 UVC传输与帧率控制源代码，FPGA实现MIPI CSI RX接收，去Debayer， RGB转

fpgamipicsirx接收去debayer,rgb转yuv,fx3014usb3.0uvc传输与帧率控制源代码，具体架构看图，除dphy物理层外，mipi均为源码sensorimx219mipi源码
kVfINoSzdrt·2024-09-15 19:31

FPGA_mipi

1mipi接口mipi(移动行业处理器接口，是为高速数据传输量身定做的，旨在解决日益增长的高清图像(视频)传输的高带宽要求与传统接口低速率之间的矛盾。采用差分信号传输，在设计时需要按照差分设计的一般规则进行严格的设计。mipi协议提出之际，主要有2个应用，csi(摄像头串行接口)，旨在为高清摄像头和应用处理器之间提供一个高速串行接口，和dsi(显示串行接口)，旨在为应用处理器和显示设备之间提供一个
哈呀_fpga·2024-09-15 19:58

Xilinx 7系列FPGA架构之器件配置（二）

引言：本文我们介绍下7系列FPGA的配置接口，在进行硬件电路图设计时，这也是我们非常关心的内容，本文主要介绍配置模式的选择、配置管脚定义以及如何选择CFGBVS管脚电压及Bank14/15电压。
FPGA技术实战·2024-09-15 15:31

Xilinx 7系列FPGA架构之器件配置（一）

引言：本系列博文描述7系列FPGA配置的技术参考。作为开篇，简要概述了7系列FPGA的配置方法和功能。随后的博文将对每种配置方法和功能进行更详细的描述。
FPGA技术实战·2024-09-15 15:01

FPGA器件在线配置方法概述

目录1.配置电路结构和原理2.ICR控制电路软件3.几种常见的FPGA在线配置方法3.1动态部分重配置（PartialReconfiguration,PR）3.2在系统编程（In-SystemProgramming
fpga和matlab·2024-09-15 14:29

quartus频率计 时钟设置_FPGA021 基于QuartusⅡ数字频率计的设计与仿真

摘要随着科技电子领域的发展，可编程逻辑器件，例如CPLD和FPGA的在设计中得到了广泛的应用和普及，FPGA/CPLD的发展使数字设计更加的灵活。
weixin_39876739·2024-09-15 11:28

quartus pin 分配（三）

已打开Quartus软件，导入设计，写好约束下一步，在Quartus软件的菜单栏打开Assignments中的二级菜单PinPlanner打开改界面即可看到选中的fpga型号，管脚图，封装类型等信息。
落雨无风·2024-09-15 11:57

浅谈大模型 SFT 的实践落地：十问十答

节前，我们星球组织了一场算法岗技术&面试讨论会，邀请了一些互联网大厂朋友、参加社招和校招面试的同学.针对算法岗技术趋势、大模型落地项目经验分享、新手如何入门算法岗、该如何准备、面试常考点分享等热门话题进行了深入的讨论
大模型与自然语言处理·2024-09-15 06:54

FPGA随记——赛灵思OOC功能

在这里，我们简要介绍一下Vivado的OOC（Out-of-Context）综合的概念。对于顶层设计，Vivado使用自顶向下的全局（Global）综合方式，将顶层之下的所有逻辑模块都进行综合，但是设置为OOC方式的模块除外，它们独立于顶层设计而单独综合。通常，在整个设计周期中，顶层设计会被多次修改并综合。但有些子模块在创建完毕之后不会因为顶层设计的修改而被修改，如IP，它们被设置为OOC综合方式
一口一口吃成大V·2024-09-15 05:18

如何设计实现完成一个FPGA项目

设计并完成一个FPGA项目是一个复杂但非常有价值的工程任务。以下是一个详细的步骤指南，帮助你从零开始完成一个FPGA项目。1.项目定义与需求分析确定项目目标：明确项目要实现的功能和性能指标。
芯作者·2024-09-15 02:53

零配置初始化流程就一直过不去_ZYNQ UltraScale+ MPSoc FPGA自学笔记-启动加载配置...

前言听说最近秋天的第一杯奶茶挺火的，我得赶紧奋发图强写点东西，好赚点赏钱给妹子买奶茶，各位大佬出手大方点，我怕秋天过去了妹子还没喝上奶茶！言归正传，ZYNQUltraScale+MPSoc的配置过程还是挺复杂的，决定写一篇文章来讲一讲，当然我也是初学，如有错讹请轻轻打左脸。一、配置过程Zynq®UltraScale+™MPSoC同时有PS端和PL端，PS又有两种不同的多核处理器可以运行底层代码或者
weixin_40009026·2024-09-14 08:52

FPGA编程指南: CSU DMA传输

1.将安全流开关配置设置为从DMA源接收，即设置csu.csu_sss_cfg[pcap_sss]为0x5。2.配置并设置CSU_DMA以建立通道和传输，具体编程方法可参考CSUDMA编程部分。-通道类型为DMA_SRC。-设置源地址为位流的地址。-设置大小为以字表示的位流大小。3.等待CSUDMA操作完成，确保源频道的传输已完成。4.清除CSU_DMA中断并确认传输完成，这需要设置csudma.
行者..................·2024-09-14 07:18

FPGA案例小程序

FPGA（Field-ProgrammableGateArray，现场可编程门阵列）的应用广泛，因此存在许多不同领域的案例小程序。
BABA8891·2024-09-13 19:34

电源管理芯片4644关键指标及测试方法

工程师可以快速设计出满足FPGA、ASIC和微处理器等多种电压和负载电流要求驱动，ASP4644模块稳压器包括DC/DC控制器、电源开关、电感器和补偿组件，采用BGA封装。
国科安芯·2024-09-13 19:03

【旅行故事】团队知识管理挑战@稀土永磁Amy@20210718@上海

项目经验无法得到沉淀和积累，不能为日后项目创新和项目决策提供依据。3，我们公司团队知识管理现状如何？暂时没有计划、处于萌芽和启动阶段、不清楚，尝试过，但失败了。
稀土永磁Amy·2024-09-13 09:41

FPGA（Field-Programmable Gate Array，现场可编程门阵列）开发入门

FPGA（Field-ProgrammableGateArray，现场可编程门阵列）开发入门是一个系统且深入的过程，涉及到硬件设计、编程语言、开发工具等多个方面。
MAMA6681·2024-09-13 03:16

FPGA 编程基础, 赋值操作符, 运算符使用, 条件表达式, 信号操作方法

1.**赋值符号**：-**"="**：阻塞赋值，即在`always`模块中该语句会被立即执行。-**""**：大于，如果A>B则结果为TRUE，否则为FALSE。-**">="**：大于等于，如果A>=B则结果为TRUE，否则为FALSE。-**"=="**：等于，如果A==B则结果为TRUE，否则为FALSE。-**"!="**：不等于，如果A!=B则结果为TRUE，否则为FALSE。4.**
行者..................·2024-09-13 02:10

zobovision随谈H.265/HEVC编码FPGA实现（一）

zobovision随谈H.265/HEVC编码FPGA实现（一）H.265/HEVC出来已有10年，但市场应用难言巅峰，正如古董级的H.264现在仍然大行其道，H.265的全面应用仍有待市场发酵，至少在硬件产品端应用
zobovision·2024-09-12 10:00

(14)时钟专题---＞(014)行波时钟

1.1.1本节目录1）本节目录2）本节引言3）FPGA简介4）行波时钟5）结束语1.1.2本节引言“不积跬步，无以至千里；不积小流，无以成江海。
宁静致远dream·2024-09-12 08:44

在Xilinx FPGA上快速实现 JESD204B

此外，FPGA和ASIC中灵活的串行器/解串器(SERDES)设计正逐步取代连接转换器的传统并行LVDS/C
长弓的坚持·2024-09-11 18:05

【【通信协议之MDIO读写的FPGA实现】】

通信协议之MDIO读写的FPGA实现介绍MAC与PHY之间的通信通过了MDIO的接口与PHY芯片的通信则通过MAC（MediaAccessControl）控制器来实现。
ZxsLoves·2024-09-11 18:05

8B10B编解码及FPGA实现

概述在使用ALTERA的高速串行接口时，GXB模块里硬件实现了8B10B编码，用户只是“傻瓜”式的使用，笔者也一直没有弄清楚。网上搜索了一些学习资料，结合参考文献希望能够对其进行消化。另外，ALTERA现在已经提供8B10BIP，用户可以直接使用，不过有时候为了代码可移植性需要自己写代码实现8B10B编解码，笔者希望在这方面也做些实践。8B10B编码概念基本概念网上可以轻易找到答案，简单的说就是将
weixin_34309435·2024-09-11 17:03

FPGA设计中的电源管理(转载）

过去，FPGA设计者主要关心时序和面积使用率问题。
weixin_30632089·2024-09-11 17:32

《Python 面试热门问题五》

在面试中，Python相关的问题常常涉及到语言的基础知识、编程技巧、常用库的使用以及实际项目经验等方面。
陈在天box·2024-09-10 20:02

FPGA原型验证手册：第一章-引言：系统验证的挑战（二）

前言本章将建立一些定义，并概述我们正试图通过基于FPGA的原型设计来克服的挑战。我们将探讨基于soc的系统的复杂性及其在验证过程中所面临的挑战。
TrustZone_Hcoco·2024-09-10 09:53

存储器相关问题

存储器、硬件相关问题FPGA探索者题型总结1.存储器1.1分类ROM只读存储器Read-OnlyMemoryRAM随机存取存储器RandomAccessMemorySRAM静态随机存取存储器StaticRandom-AccessMemoryDRAM
远行者223·2024-09-10 09:53

FPGA时序分析

FPGA时序分析1.1亚稳态FPGA中亚稳态【Tsu建立时间】【Th保持时间】【Tmet决断时间】【recovery恢复时间】【removal移除时间】1.2跨时钟域分析CDC跨时钟域处理及相应的时序约束
远行者223·2024-09-10 09:53

FPGA随记——仿真时钟

一、普通时钟信号：1、基于initial语句的方法：parameterclk_period=10;regclk;initialbeginclk=0;forever#(clk_period/2)clk=~clk;end2、基于always语句的方法：parameterclk_period=10;regclk;initialclk=0;always#(clk_period/2)clk=~clk;二、自
一口一口吃成大V·2024-09-09 20:07

FPGA随记——OSERDESE2和IERDESE2

http://t.csdnimg.cn/yNvxf---看这个篇吧这个挺好的OSERDESE2模块要求复位信号高电平有效，并且需要将异步复位信号同步到串行时钟域。除了用原语调用，还可以用HighSpeedSelectIOWizard这个IP进行调用针对具体selectIO这个IP的使用和介绍，参考这个文档：XilinxSelectIOIP使用说明(一)_selectiobitslip-CSDN博客
一口一口吃成大V·2024-09-09 20:07

ZYNQ MPSOC FPGA 仿真 教程

**FPGA与MPSOC**:FPGA(FieldProgrammableGateArray)是一种可以通过编程配置的集成电路，适用于各种应用和功能。
行者..................·2024-09-09 20:07

FPGA随记——移位寄存器

数电知识——移位寄存器：移位寄存器——数电第六章学习-CSDN博客移位寄存器在FPGA中：FPGA原理与结构（5）——移位寄存器（ShiftRegisters）-CSDN博客
一口一口吃成大V·2024-09-09 19:03

fpga图像处理实战-边缘检测 （Roberts算子）

Roberts算子Roberts算子是一种用于边缘检测的算子，主要用于图像处理中检测图像的边缘。它是最早的边缘检测算法之一，以其计算简单、速度快而著称。Roberts算子通过计算图像像素在对角方向的梯度来检测边缘，从而突出图像中灰度变化最剧烈的部分。原理Roberts算子通过对图像应用两个2x2的卷积核（也称为掩模或滤波器）来计算图像在水平和垂直方向上的梯度。假设原始图像的像素值为I(x,y)，则
梦梦梦梦子~·2024-09-08 13:11

基于FPGA实现SDI接口

1文章目录1）需求分析2）其他视频接口3）FPGA简介4）SDI简介5）硬件设计6）系统设计7）逻辑设计8）结束语2需求分析1）模拟视频转换SDI接口随着多媒体技术及Internet的迅速发展，人们对数字化的需求日益增加
宁静致远dream·2024-09-08 11:24

采用FPGA进行SDI输入输出时钟同步设计

因此该设计的优点在于每一级传输不需要si5324等芯片的费用，FPGA内部不同通道的数据也会同步到同一个主时钟上，节省了时钟资源。此外，该模块仍然遵循BT1120的数据协议。
炫视科技·2024-09-08 11:53

用VCS直接仿真vivado工程

用VCS直接仿真vivado工程前言编译vcs仿真库simulation设置RunSimulation写Makefile执行脚本，运行vcs仿真前言在日常搬砖过程中，在ICdesign进行fpga原型验证时
啊节奏不对·2024-09-07 17:15

第一次面试的经历（java开发实习生）

（项目经验）八大基本数据类型是什么？（基础）你说一下long类型能直接运转吗？应该是问是否可以直接运算？（基础）你了解单例模式吗？你可以讲一下吗（设计模式）懒汉模式跟饿汉模式有什么区别？
大刀爱敲代码·2024-09-07 15:04

SOC 与 ARM

特别是nios，是altera的FPGA构成的，这个系统也称为SOPC其实就是SOC的一种，只不过是基于FPGA和软核来构成的！
weixin_30316097·2024-09-07 00:53

fpga图像处理实战-双线性插值算法

FPGA实现`timescale1ns/1ps////Company://Engineer:////CreateDate:2024/08/2919:10:23//DesignName://ModuleName
梦梦梦梦子~·2024-09-06 06:54

Xilinx Vivado的RTL分析（RTL analysis）、综合（synthesis）和实现

理论上，FPGA从编程到下载实现预期功能的过程最少仅需要上述7个步骤中的4、5、6和7，即RTL分析、综合、实现和下载。其中的RTL分析、综合、实现的具体含义和区别又是什么？
2401_84185145·2024-09-05 23:38

华为0830-题解-频率搬移值分配| 二叉树构建+层序遍历

用友一面阿里国际一面凉经西门子终面，秋招恒生电子面经嵌入式面经_20届师兄谈笔试_八股文_简历_项目经验分享快手Java商业化一面腾讯视频后台开发一面9.2得物一面发个帖记录一下秋招进度快手Java商业化一面得物
2301_79125431·2024-09-05 21:52
上一页 1 2 3 4 5 6 7 8 下一页
按字母分类： ABCDEFGHIJKLMNOPQRSTUVWXYZ其他