LSI系统介绍
LSI ：Large scaled IC
SOC：System on a chip
摩尔定律：集成电路上可容纳的晶体管数目，约每隔两年便会增加一倍
硅特性，P型半导体，N型半导体，PN结，二极管，
NMOS，PMOS长沟道模型，Ids VS Vds 图像、公式，Ids VS Vgs 图像，log（Ids） VS Vgs 图像
短沟道效应：DIBL（Drain induced barrier lowing），击穿效应，饱和区不恒定
mos寄生电容，Cgb、Cgs、Cgd、Cbs、Cbd；电阻，Ron、Roff
CMOS原理，直流特性，Vinv、Imax计算方法，
交流特性，上升时间Rpon*Cl和下降时间Rnon*Cl计算,两个COMS的延迟，Cl=Cjp+Cjn+Cgsn+Cgdn+Cgsp+Cgdp+Cw
Ron ∝ 1/β ∝ L / W , C ∝ W * L, 交流功耗 E = CV^2，P = fCV^2
尺寸缩小原理：V、W、L、tox → 1/k，Na → 1.
Ids → 1/k ，Cg → 1/k , t → 1/k, P → 1/k^2, Density → k^2 , 电场强度 → 1， E → 1/k^3，EE → k^3
组合逻辑 ：NAND NOR XOR ，逻辑表达式，功能，电路，版图，德摩根定律，复合逻辑门（如AOI21），传输门
时序逻辑：RS锁存器NOR型，D锁存器，D触发器，电路，时序，真值表，建立时间，保持时间；D锁存器的三种电路 14T、12T、12T传输门
常见逻辑IP：加法器，数据选择器，累加器（计数器），
建立时间保持时间计算，X逻辑的意义
SRAM IP
SRAM阵列 行选译码器，列选译码器，输入缓冲，写驱动，输出缓冲，读SA锁存，CLK,CSB,WEB,OEB，读时序
电流镜SA：模拟，静态，非低压
锁存型SA：数字，动态，低压，全轨
SRAM cell，CMOS 6T原理图和版图，存储能力（data retention），蝴蝶曲线，RNM（retention noise margin），SNM（static noise margin），读操作的蝴蝶曲线变化，写操作的蝴蝶曲线变化，
读写信号分离型SRAM
ADC和DAC IP
ADC 分辨率，采样频率，采样定理，比较器，Flash ADC，Pipeline ADC，SAR（successive approximaton resister）ADC
DAC Decode type DAC，R-2R ladder type DAC
电源管理单元PMU IP
LDO（ Low Droop Out）低压差线性稳压器、Switching Regulator、Switched Capacitor
PLL锁相环 IP
模拟锁相环：鉴相器，环路滤波器，压控振荡器
数字锁相环：面积小，可用复杂数字控制算法
导线问题
集成电路中的金属导线会带来的负面效应：寄生线电容，寄生线电感，延迟，功耗，压降，电磁辐射
T型和π型等效电路；延迟计算，每一个电阻×后面所有的电容
金属线尺寸缩小原理（长方体导线模型）
版图设计：高层金属最小线宽大；中间加缓冲器，把长导线拆分
时钟树
时钟偏斜问题（PLL抖动，传播延迟），H树，数字延迟可调电路
设计流程
数字简易：算法设计，HDL设计，逻辑综合，布局布线，芯片制造
模拟简易：Cell级设计，Block级设计，调节器级设计
SOC设计流程：算法思想，高级行为设计，RTL设计，功能仿真，逻辑综合，时钟树综合，网表，时序验证1，自动布局布线，网表和抽象版图，时序验证2，版图制造
SPICE 网表
verilog HDL（RTL级设计）：
语法：关键字，数字表示，运算符，连续赋值，过程赋值，阻塞赋值，非阻塞赋值
用verilog 描述组合电路（组合逻辑门，多路选择器，译码器）和时序电路（触发器，计数器）
制造工艺 制造流程：掩膜，光刻，蚀刻
版图设计
低功耗技术
断电流（节省非工作电压）：clock gating、power gating、body bias
低电压（节省工作电压）
动态电压频率调制DVFS: P=fCV^2