虚无缥缈vs威武
虚无缥缈vs威武

quartus Ⅱ 12.1 使用教程（6） ROM 测试

开发板使用的是EP4CE15F23C8，软件使用的是quartus  12.1 ，工程主要读ROM内的数据

调用ROM  IP

Tools->MegaWizard Plug-In Manager
quartus Ⅱ 12.1 使用教程（6） ROM 测试_第1张图片  点击Next

quartus Ⅱ 12.1 使用教程（6） ROM 测试_第2张图片  

选择ROM 

quartus Ⅱ 12.1 使用教程（6） ROM 测试_第3张图片   

数据宽度8bits，数据深度32words，点击Next

quartus Ⅱ 12.1 使用教程（6） ROM 测试_第4张图片      

点击Next

quartus Ⅱ 12.1 使用教程（6） ROM 测试_第5张图片

点击Browse，选择ROM初始化文件

quartus Ⅱ 12.1 使用教程（6） ROM 测试_第6张图片

选择rom_init.mif文件，点击Open

quartus Ⅱ 12.1 使用教程（6） ROM 测试_第7张图片

点击Next

quartus Ⅱ 12.1 使用教程（6） ROM 测试_第8张图片

点击Finish

quartus Ⅱ 12.1 使用教程（6） ROM 测试_第9张图片

点击Finish

quartus Ⅱ 12.1 使用教程（6） ROM 测试_第10张图片

点击Yes

quartus Ⅱ 12.1 使用教程（6） ROM 测试_第11张图片

调用的ROM  IP

quartus Ⅱ 12.1 使用教程（6） ROM 测试_第12张图片

设置i_clk和i_rst_n的管脚，其它的管脚不用配置

quartus Ⅱ 12.1 使用教程（6） ROM 测试_第13张图片

点击工具栏上的New按钮，然后选择Signaltap Ⅱ Logic Analyzer File，点击OK

quartus Ⅱ 12.1 使用教程（6） ROM 测试_第14张图片

添加时钟

quartus Ⅱ 12.1 使用教程（6） ROM 测试_第15张图片

quartus Ⅱ 12.1 使用教程（6） ROM 测试_第16张图片

双击空白处

quartus Ⅱ 12.1 使用教程（6） ROM 测试_第17张图片

点击OK

quartus Ⅱ 12.1 使用教程（6） ROM 测试_第18张图片

quartus Ⅱ 12.1 使用教程（6） ROM 测试_第19张图片

按ctrl+s保存step1，然后编译再一次工程

quartus Ⅱ 12.1 使用教程（6） ROM 测试_第20张图片

双击step1

quartus Ⅱ 12.1 使用教程（6） ROM 测试_第21张图片

添加sof文件，点击Open

quartus Ⅱ 12.1 使用教程（6） ROM 测试_第22张图片

下载程序

quartus Ⅱ 12.1 使用教程（6） ROM 测试_第23张图片

将复位按钮设置为上升沿触发

quartus Ⅱ 12.1 使用教程（6） ROM 测试_第24张图片

点击Run

quartus Ⅱ 12.1 使用教程（6） ROM 测试_第25张图片

Signaltap等待触发信号

quartus Ⅱ 12.1 使用教程（6） ROM 测试_第26张图片

按开发板复位按钮触发，采集到的rom数据，如下图所示

quartus Ⅱ 12.1 使用教程（6） ROM 测试_第27张图片

 

你可能感兴趣的:(quartus,Ⅱ)

  • FPGA电子系统设计项目实战 VHDL语言 第2版 王振红 幸刚磊Thomas
    FPGA电子系统设计项目实战VHDL语言第2版王振红【下载地址】FPGA电子系统设计项目实战VHDL语言第2版王振红这是一本专注于FPGA电子系统设计的实战指南，适合初学者和进阶开发者。全书共11章，从FPGA设计基础到VHDL语言应用，再到综合电子系统设计实例，内容全面且实用。通过深入浅出的讲解，读者不仅能掌握FPGA设计方法，还能具备实际应用能力。书中详细介绍了QuartusⅡ工具的使用、VH
  • 山东大学FPGA课程实验一 加法器设计 小田不甜~ fpga开发
    【实验题目】设计一个16位二进制全加器模块。用层次化设计方法，设计一个16位二进制全加器模块。设计一个16位二进制超前进位全加器模块。设计一个16-bit8421-BCD码全加器模块。【实验软件工具】QuartusII;ModelSimSE.【实验要求】实验内容与原理说明（包括框图、逻辑表达式和真值表）；实验模块程序代码（设计模块DesignBlock）和激励代码（激励模块TestBench）；仿
  • Error: Waveform5.vwf.vt(30): near “1“: syntax error, unexpected INTEGER NUMBER, expecting ‘)‘ Erro 嘉陵妹妹 quartusquartus
    Error:Waveform5.vwf.vt(30):near“1”:syntaxerror,unexpectedINTEGERNUMBER,expecting‘)’Error:e:/quartus/modelsim_ase/win32aloem/vlogfailed.ExecutingONERRORcommandatmacro./deng01.doline4解决方案:1:将输出端口output改
  • 在 DE2-115 开发板上使用 Chisel 编写流水灯程序 奈一410 fpga开发
    在DE2-115开发板上使用Chisel编写流水灯程序步骤1：打开QuartusII软件步骤2：编写Verilog代码步骤3：配置项目步骤4：分配引脚步骤5：编译项目步骤6：下载比特流到FPGA步骤7：测试流水灯注意事项在DE2-115开发板上使用Verilog编写流水灯程序，可以遵循以下步骤：步骤1：打开QuartusII软件启动QuartusII软件并创建一个新项目，选择适合DE2-115开发
  • 实验报告：在DE2-115开发板上使用SystemVerilog编写流水灯程序 追寻自己521 fpga开发单片机嵌入式硬件
    在DE2-115开发板上使用SystemVerilog编写流水灯程序1.实验目标本实验旨在通过使用SystemVerilog重新设计和实现流水灯程序，并在DE2-115开发板上进行验证。同时，使用testbench进行仿真以确保设计的正确性。2.实验器材DE2-115开发板QuartusPrime开发软件ModelSim仿真软件3.SystemVerilog代码3.1流水灯设计systemveri
  • FPGA基础 -- Verilog 禁止语句
    关于Verilog中“禁止语句”的详细培训讲解**，结合可综合设计与仿真行为的角度，深入讲解Verilog中的“禁止类语句”（即综合时应避免或仅用于仿真的语句）：一、Verilog中的“禁止语句”概念所谓“禁止语句”（或说非综合语句），是指不能被综合工具（如Vivado、Quartus、Synplify）综合到门级电路中，仅用于仿真或调试目的的语法结构。使用这些语句不会被转换为实际的逻辑门或触发器
  • FPGA驱动的彩灯控制系统设计 KX-EZ
    本文还有配套的精品资源，点击获取简介：彩灯控制电路利用FPGA与QUARTUS软件实现数字电路设计，以支持12路独立灯光通道的亮度和开关状态控制。通过并行处理优化响应速度和效率，该项目强调了硬件逻辑的定制灵活性。通过硬件描述语言编写代码，包括计数器、比较器、逻辑门和频率发生器的实现，并使用仿真验证设计的正确性。此外，该系统可集成用户界面与安全保护机制，为用户提供定制化的视觉效果。1.FPGA基础与
  • 数电课设·简易电子秒表（Quartus Ⅱ） 茫途终有道 数字电子课设VHDL数字电子课设算法
    目录电子秒表:要点剖析：代码展示：分段讲解：注意事项结果图片：压缩包资源：通过网盘分享的文件：简易电子秒表.zip链接:https://pan.baidu.com/s/10emlwbhMD6AvTpssezof2A?pwd=p9fw提取码:p9fw垂钓绿湾春，春深杏花乱。潭清疑水浅，荷动知鱼散。日暮待情人，维舟绿杨岸。《钓鱼湾》【唐】储光羲今天是最后一个数电的实验，不知不觉也快完结了。电子秒表:要
  • 使用modelsim进行Verilog仿真（包含testbench编写） 学术萌新 fpgaverilogfpga
    系列文章目录那啥书接上回FPGAverilog入门文章目录系列文章目录前言一、Modelsim工程新建二、Testbench脚本编写三、仿真总结前言上一次在FPGAverilog入门中说到使用quartusII对开发板进行操作点亮LED，在这个过程中实现了Verilog的编写以及在quartusII中完成了功能性仿真，这回使用modelsim进行仿真。提示：以下是本篇文章正文内容。一、Models
  • 2023 ASIC FPGA IP RTL & License （Diamond / Libero SOC） Jerry_Wei_2020 fpga开发
    FPGA系列：IntelAlteraFPGA（Quartus）ADMXILINXFPGA（Vivado&ISE）LatticeFPGA（Diamond）Microchip（LiberoSOC）ASIC系列：SynopsysIPARMIPCadenceIP等等QQ:3339377509
  • 基于FPGA的车速检测系统仿真设计与实现 赵谨言 论文经验分享毕业设计
    标题:基于FPGA的车速检测系统仿真设计与实现内容:1.摘要本文旨在设计并实现基于FPGA的车速检测系统仿真。随着汽车行业的快速发展，精确的车速检测对于车辆的安全性和性能评估至关重要。本研究采用FPGA作为核心处理单元，结合传感器数据采集与处理技术进行车速检测。通过Verilog硬件描述语言编写系统代码，并利用ModelSim进行功能仿真，在QuartusII中完成综合与布局布线。经过仿真测试，该
  • FPGA问题集锦 CodeWithMe fpgafpga开发
    1IDE问题1.1quartus:Doyouwanttooverwritethedatabaseforrevision解决方案：新版本打开旧版本的工程时的提示，选择ok即可。1.2quartus行号显示方案1：view---showlinenumber方案2：underfilenamethereisshortcutkey2代码问题2.1防止寄存器被综合掉解决方案：用(*noprune*)来声明。代
  • 模块化设计数字时钟Verilog代码Quartus仿真 FPGA代码库 fpga开发
    名称：模块化设计数字时钟Verilog代码Quartus仿真（文末获取）软件：Quartus语言：Verilog代码功能：模块化设计数字时钟设计数字钟，要求如下：1、23:01:3324小时制整个数字钟端口列表：clk,输入，外部时钟信号，假设为50MHzclr,输入，清零信号，低电平有效seg_atog[6:0]输出信号，用于驱动7段数码管，高电平有效an[5:0]输出信号，用于使能每个7段数码
  • 【数字系统】LED动态显示模块设计：数据输入/动态显示/按键信号转换 Quartus II 环境/Verilog HDL语言/编程+仿真+开发板/FPGA/CPLD/EDA StormBorn_ 数字系统设计fpgafpga/cpldverilog硬件芯片
    一、实验目的1.学习理解LED动态显示的工作原理2.进一步掌握VerilogHDL层次化的设计方法。3.掌握VerilogHDL行为级描述与结构化描述方法。4.显示数值的数据输入模块、数据动态显示模块、信息可调整的动态显示顶层模块的设计与仿真。二、实验过程步骤1、设计模块1：显示数值的数据输入display_decodea.模块功能要求八段数码管有两种不同的形式：一种是八个发光二极管的阳极都连在一
  • 奋斗的小孩系列 FPGA学习altera系列: 第十四篇 边沿检测设计 FPGA技术江湖 FPGA零基础学习系列初学者必备fpga零基础学习
    奋斗的小孩系列FPGA学习altera系列:第十四篇边沿检测设计作者：奋斗的小孩郝旭帅（转载请注明出处）大侠好，欢迎来到FPGA技术江湖，江湖偌大，相见即是缘分。大侠可以关注FPGA技术江湖，在“闯荡江湖”、"行侠仗义"栏里获取其他感兴趣的资源，或者一起煮酒言欢。今天给大侠带来“FPGA学习系列altera"系列，持续更新。此学习心得是本人之前所写，所用设计软件为QuartusII13.1，现Qu
  • Quartus II使用——3 LED流水灯 硬件工程师的成长路 fpga开发
    1.学习要求目标：实现8个LED灯（LED0~LED7）间隔100ms依次点亮，然后全部熄灭，再依次点亮。2.仿真分析clk是50Mhz时钟，那么一个周期为(1X10^9)/(50X10^6)=20ns,1秒对应50000000个时钟周期，100ms=5000000个时钟周期。复位时，LED灯全部熄灭:led=8'hff点亮第1个LED灯:led=8'hfe点亮第1，2两个LED灯:led=8'h
  • FPGA——实现LED流水灯 Dlrbw fpga开发
    文章目录一、Quartusll_18.1和VSCode软件的关联二、DE2-115的时钟电路三、流水灯的分层次设计四、总结一、Quartusll_18.1和VSCode软件的关联1.先打开QuartusII软件，然后选择菜单栏“Tools”下的“Options…”。2.点击“Options…”，在弹出的对话框中，选择“General”选项卡下的“PreferredTextEditor”，默认使用的
  • set_clock_groups jh你好 硬件工程
    一、命令参数与工具处理逻辑核心参数定义参数定义工具行为工具兼容性-asynchronous完全异步时钟组，无任何相位或频率关系（如独立晶振、不同时钟树）工具完全禁用组间路径的时序分析，但需用户自行处理跨时钟域（CDC）问题XilinxVivado、IntelQuartus、Gowin（等效参数-Exclusive）-logically_exclusive逻辑互斥时钟组，同一时刻仅一个有效（如MUX
  • FPGA学习笔记（二）Verilog语法初步学习(语法篇1) 贾saisai FPGA学习fpga开发学习1024程序员节
    FPGA系列文章目录一、FPGA学习笔记（一）入门背景、软件及时钟约束二、FPGA学习笔记（二）Verilog语法初步学习(语法篇1)三、FPGA学习笔记（三）流水灯入门FPGA设计流程四、FPGA学习笔记（四）通过数码管学习顶层模块和例化的编写五、FPGA学习笔记（五）Testbench（测试平台）文件编写进行Modelsim仿真六、FPGA学习笔记（六）Modelsim单独仿真和Quartus
  • 用verilog实现3-8译码器和全加器 珠泪美人鱼 fpga开发
    提示：文章写完后，目录可以自动生成，如何生成可参考右边的帮助文档文章目录前言一、pandas是什么？二、使用步骤1.引入库2.读入数据总结提示：以下是本篇文章正文内容，下面案例可供参考一、用verilog实现3-8译码器首先在一个磁盘上创建一个文档。如下图：在文档中在创建两个文档来储存项目和代码。如图：之后在quartus上建好项目后，填写代码。代码如图：
  • EPM570T CPLD程序开发 可芯智能科技研究院 13.C语言精简版教程fpga开发
    EPM570T是一款CPLD（可编程逻辑器件）芯片，用于开发硬件逻辑电路。下面是一些关于EPM570TCPLD程序开发的基本步骤：安装开发工具：首先，您需要安装一个CPLD开发工具，比如QuartusII。您可以从Intel官方网站上下载最新版本的QuartusII开发工具。安装完成后，您就可以开始编程了。创建工程：打开QuartusII，创建一个新工程，并命名它。选择EPM570T作为目标设备，
  • nios ii FIFO读取FPGA数据交互实验1 尼德兰的喵 FPGA相关EDA工具使用笔记NiOSiialteraquartus硬件fpga
    实验所用板子为altera经典的DE2板子，FPGA为CycloneII:EP2C35F672C6，quartus版本为13.01.建立工程，导入管脚图DE2_pin_assignments.csv文件，写入硬件代码并编译。最终的硬件verilog代码如下（部分代码需要在生成Qsys文件之后才能编译通过）：modulework(CLOCK_50,KEY,SW,LEDR);inputCLOCK_50
  • QUARTUS II 编译报错：top level design entity “...” is undefined 解决方法 邴洁沫Edna
    QUARTUSII编译报错：topleveldesignentity“...”isundefined解决方法【下载地址】QUARTUSII编译报错topleveldesignentity...isundefined解决方法分享在使用QUARTUSII进行FPGA开发时，有时会遇到编译报错：“topleveldesignentity‘...’isundefined”。这个错误通常是由于顶层设计实体未
  • Quartus Prime 仿真相关报错解决方法 门外的兔子 问题解决fpga开发嵌入式硬件
    出现如图相关报错是因为文件路径的问题解决方法如下：第一步打开仿真设置第二步检查如图所示路径是否正确即对应.VMF文件保存的路径复制粘贴可见上方文本如下quartus_eda--gen_testbench--tool=modelsim_oem--format=verilog--write_settings_files=offProject-cProject--vector_source="D:/Kt
  • QUARTUS使用之2： signaltap笔记 weixin_39274156 signaltapFPGAalteraquatusiisignaltap
    signaltap笔记时间：2019年10月23日地点：苏州前言之前一直使用chipscope有四年时间，习惯了ISE的CDC使用，我个人的习惯是当FPGA编译时间小于十五分钟时，更愿意使用在线逻辑分析仪，这样的结果更真实，当然Modelsim仿真是很重要的。但是最近工作需要使用ALTERA的FPGA芯片，这就需要我学会使用quartus,我个人认为signaltap在线逻辑分析仪是必须要掌握的软
  • 基于FPGA的DDS设计 Squirrels43 verilogfpga
    文章目录目标一、DDS电路核心RTL1.设计一个DDS的核心RTL代码。2.使用Matlab生成DDS的波表ROM3.验证目标二、DDS开发板测试平台1.使用Quartus的SignalTAP观察DDS的输出波形2.导出SignalTAP的捕获数据至电脑（生成List文件）3.用UltraEdit的列操作模式编辑数据格式。（matlab变量定义）4.使用Matlab分析DDS生成的正弦信号的频谱纯
  • 设计Xnorgate FPGA同或门 CodeWG fpga开发matlab
    设计XnorgateFPGA同或门同或门是一种基本的逻辑门电路，它的输出与输入相反当且仅当所有输入都相同。在这篇文章中，我们将会介绍如何使用FPGA实现Xnorgate同或门电路。首先，我们需要了解FPGA(FieldProgrammableGateArray)是一种可编程的数字逻辑芯片，它可以通过编程来实现各种数字逻辑电路。在本文中，我们将使用Altera公司的QuartusII软件来进行FPG
  • quartus频率计 时钟设置_FPGA021 基于QuartusⅡ数字频率计的设计与仿真 weixin_39876739 quartus频率计时钟设置
    摘要随着科技电子领域的发展，可编程逻辑器件，例如CPLD和FPGA的在设计中得到了广泛的应用和普及，FPGA/CPLD的发展使数字设计更加的灵活。这些芯片可以通过软件编程的方式对内部结构进行重构，使它达到相应的功能。这种设计思想改变了传统的数字系统设计理念，促进了EDA技术的迅速发展。数字频率计是一种基本的测量仪器。它被广泛应用与航天、电子、测控等领域。采用等精度频率测量方法具有测量精度保持恒定，
  • quartus pin 分配（三） 落雨无风 IC设计fpgafpga开发
    quartuspin分配如有需要，可查看quartusUI界面sdc配置（二）上次文章中，说了自己写sdc需要配置的分类点，这次将介绍管脚分配。已打开Quartus软件，导入设计，写好约束下一步，在Quartus软件的菜单栏打开Assignments中的二级菜单PinPlanner打开改界面即可看到选中的fpga型号，管脚图，封装类型等信息。在打开的界面中，大致可分为上下两个部分。上半部分，可分为
  • Quartus II SDC文件建立流程 cattao1989 verilog
    QuartusIISDC文件编写教程第一步：打开TimeQuestTimingAnalyzer，也可以点击图中1所示图标。第二步：点击Netlist,点击CreateTimingNetlist第三步：按照下图所示选择。
  • 矩阵求逆（JAVA）初等行变换 qiuwanchi 矩阵求逆（JAVA）
    package gaodai.matrix; import gaodai.determinant.DeterminantCalculation; import java.util.ArrayList; import java.util.List; import java.util.Scanner; /** * 矩阵求逆(初等行变换) * @author 邱万迟 *
  • JDK timer antlove javajdkschedulecodetimer
    1.java.util.Timer.schedule(TimerTask task, long delay)：多长时间（毫秒）后执行任务 2.java.util.Timer.schedule(TimerTask task, Date time)：设定某个时间执行任务 3.java.util.Timer.schedule(TimerTask task, long delay,longperiod
  • JVM调优总结 -Xms -Xmx -Xmn -Xss coder_xpf jvm应用服务器
    堆大小设置JVM 中最大堆大小有三方面限制：相关操作系统的数据模型（32-bt还是64-bit）限制；系统的可用虚拟内存限制；系统的可用物理内存限制。32位系统下，一般限制在1.5G~2G；64为操作系统对内存无限制。我在Windows Server 2003 系统，3.5G物理内存，JDK5.0下测试，最大可设置为1478m。 典型设置： java -Xmx
  • JDBC连接数据库 Array_06 jdbc
    package Util; import java.sql.Connection; import java.sql.DriverManager; import java.sql.ResultSet; import java.sql.SQLException; import java.sql.Statement; public class JDBCUtil { //完
  • Unsupported major.minor version 51.0（jdk版本错误） oloz java
    java.lang.UnsupportedClassVersionError: cn/support/cache/CacheType : Unsupported major.minor version 51.0 (unable to load class cn.support.cache.CacheType) at org.apache.catalina.loader.WebappClassL
  • 用多个线程处理1个List集合 362217990 多线程threadlist集合
      昨天发了一个提问，启动5个线程将一个List中的内容，然后将5个线程的内容拼接起来，由于时间比较急迫，自己就写了一个Demo，希望对菜鸟有参考意义。。 import java.util.ArrayList; import java.util.List; import java.util.concurrent.CountDownLatch; public c
  • JSP简单访问数据库 香水浓 sqlmysqljsp
    学习使用javaBean，代码很烂，仅为留个脚印 public class DBHelper { private String driverName; private String url; private String user; private String password; private Connection connection; privat
  • Flex4中使用组件添加柱状图、饼状图等图表 AdyZhang Flex
    1.添加一个最简单的柱状图 ? 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 17 18 19 20 21 22 23 24 25 26 27 28 <?xml version= "1.0"&n
  • Android 5.0 - ProgressBar 进度条无法展示到按钮的前面 aijuans android
    在低于SDK < 21 的版本中，ProgressBar 可以展示到按钮前面，并且为之在按钮的中间，但是切换到android 5.0后进度条ProgressBar 展示顺序变化了，按钮再前面，ProgressBar 在后面了我的xml配置文件如下：   [html]  view plain copy   <RelativeLa
  • 查询汇总的sql baalwolf sql
    select   list.listname, list.createtime,listcount from dream_list as list ,   (select listid,count(listid) as listcount  from dream_list_user  group by listid  order by count(
  • Linux du命令和df命令区别 BigBird2012 linux
            1，两者区别             du，disk usage,是通过搜索文件来计算每个文件的大小然后累加，du能看到的文件只是一些当前存在的，没有被删除的。他计算的大小就是当前他认为存在的所有文件大小的累加和。        
  • AngularJS中的$apply，用还是不用？ bijian1013 JavaScriptAngularJS$apply
            在AngularJS开发中，何时应该调用$scope.$apply()，何时不应该调用。下面我们透彻地解释这个问题。         但是首先，让我们把$apply转换成一种简化的形式。         scope.$apply就像一个懒惰的工人。它需要按照命
  • [Zookeeper学习笔记十]Zookeeper源代码分析之ClientCnxn数据序列化和反序列化 bit1129 zookeeper
    ClientCnxn是Zookeeper客户端和Zookeeper服务器端进行通信和事件通知处理的主要类，它内部包含两个类，1. SendThread 2. EventThread， SendThread负责客户端和服务器端的数据通信，也包括事件信息的传输，EventThread主要在客户端回调注册的Watchers进行通知处理   ClientCnxn构造方法   &
  • 【Java命令一】jmap bit1129 Java命令
    jmap命令的用法：   [hadoop@hadoop sbin]$ jmap Usage: jmap [option] <pid> (to connect to running process) jmap [option] <executable <core> (to connect to a
  • Apache 服务器安全防护及实战 ronin47
    此文转自IBM. Apache 服务简介 Web 服务器也称为 WWW 服务器或 HTTP 服务器 (HTTP Server)，它是 Internet 上最常见也是使用最频繁的服务器之一，Web 服务器能够为用户提供网页浏览、论坛访问等等服务。 由于用户在通过 Web 浏览器访问信息资源的过程中，无须再关心一些技术性的细节，而且界面非常友好，因而 Web 在 Internet 上一推出就得到
  • unity 3d实例化位置出现布置？ brotherlamp unity教程unityunity资料unity视频unity自学
    问：unity 3d实例化位置出现布置？ 答：实例化的同时就可以指定被实例化的物体的位置,即 position  Instantiate (original : Object, position : Vector3, rotation : Quaternion) : Object 这样你不需要再用Transform.Position了,   如果你省略了第二个参数(
  • 《重构，改善现有代码的设计》第八章 Duplicate Observed Data bylijinnan java重构
    import java.awt.Color; import java.awt.Container; import java.awt.FlowLayout; import java.awt.Label; import java.awt.TextField; import java.awt.event.FocusAdapter; import java.awt.event.FocusE
  • struts2更改struts.xml配置目录 chiangfai struts.xml
    struts2默认是读取classes目录下的配置文件，要更改配置文件目录，比如放在WEB-INF下，路径应该写成../struts.xml(非/WEB-INF/struts.xml) web.xml文件修改如下：   <filter> <filter-name>struts2</filter-name> <filter-class&g
  • redis做缓存时的一点优化 chenchao051 redishadooppipeline
            最近集群上有个job，其中需要短时间内频繁访问缓存，大概7亿多次。我这边的缓存是使用redis来做的，问题就来了。       首先，redis中存的是普通kv，没有考虑使用hash等解结构，那么以为着这个job需要访问7亿多次redis，导致效率低，且出现很多redi
  • mysql导出数据不输出标题行 daizj mysql数据导出去掉第一行去掉标题
    当想使用数据库中的某些数据，想将其导入到文件中，而想去掉第一行的标题是可以加上-N参数 如通过下面命令导出数据： mysql -uuserName -ppasswd -hhost -Pport -Ddatabase -e " select * from tableName"  > exportResult.txt 结果为： studentid
  • phpexcel导出excel表简单入门示例 dcj3sjt126com PHPExcelphpexcel
    先下载PHPEXCEL类文件，放在class目录下面，然后新建一个index.php文件，内容如下 <?php error_reporting(E_ALL); ini_set('display_errors', TRUE); ini_set('display_startup_errors', TRUE);   if (PHP_SAPI == 'cli') die('
  • 爱情格言 dcj3sjt126com 格言
     1) I love you not because of who you are, but because of who I am when I am with you. 　　 我爱你，不是因为你是一个怎样的人，而是因为我喜欢与你在一起时的感觉。 　　2) No man or woman is worth your tears, and the one who is, won‘t
  • 转 Activity 详解——Activity文档翻译 e200702084 androidUIsqlite配置管理网络应用
    activity 展现在用户面前的经常是全屏窗口，你也可以将 activity 作为浮动窗口来使用（使用设置了 windowIsFloating 的主题），或者嵌入到其他的 activity （使用 ActivityGroup ）中。 当用户离开 activity 时你可以在 onPause() 进行相应的操作 。更重要的是，用户做的任何改变都应该在该点上提交 ( 经常提交到 ContentPro
  • win7安装MongoDB服务 geeksun mongodb
    1.  下载MongoDB的windows版本：mongodb-win32-x86_64-2008plus-ssl-3.0.4.zip，Linux版本也在这里下载，下载地址： http://www.mongodb.org/downloads   2.  解压MongoDB在D:\server\mongodb, 在D:\server\mongodb下创建d
  • Javascript魔法方法:__defineGetter__,__defineSetter__ hongtoushizi js
    转载自： http://www.blackglory.me/javascript-magic-method-definegetter-definesetter/ 在javascript的类中,可以用defineGetter和defineSetter_控制成员变量的Get和Set行为 例如,在一个图书类中,我们自动为Book加上书名符号: function Book(name){
  • 错误的日期格式可能导致走nginx proxy cache时不能进行304响应 jinnianshilongnian cache
    昨天在整合某些系统的nginx配置时，出现了当使用nginx cache时无法返回304响应的情况，出问题的响应头： Content-Type:text/html; charset=gb2312 Date:Mon, 05 Jan 2015 01:58:05 GMT Expires:Mon , 05 Jan 15 02:03:00 GMT Last-Modified:Mon, 05
  • 数据源架构模式之行数据入口 home198979 PHP架构行数据入口
    注：看不懂的请勿踩，此文章非针对java，java爱好者可直接略过。   一、概念 行数据入口（Row Data Gateway）：充当数据源中单条记录入口的对象，每行一个实例。   二、简单实现行数据入口 为了方便理解，还是先简单实现： <?php /** * 行数据入口类 */ class OrderGateway { /*定义元数
  • Linux各个目录的作用及内容 pda158 linux脚本
    1）根目录“/” 　　根目录位于目录结构的最顶层，用斜线（/）表示，类似于 Windows 操作系统的“C:\“，包含Fedora操作系统中所有的目录和文件。 　　2）/bin 　　/bin 　　目录又称为二进制目录，包含了那些供系统管理员和普通用户使用的重要 linux命令的二进制映像。该目录存放的内容包括各种可执行文件，还有某些可执行文件的符号连接。常用的命令有：cp、d
  • ubuntu12.04上编译openjdk7 ol_beta HotSpotjvmjdkOpenJDK
    获取源码 从openjdk代码仓库获取(比较慢) 安装mercurial Mercurial是一个版本管理工具。 sudo apt-get install mercurial 将以下内容添加到$HOME/.hgrc文件中，如果没有则自己创建一个： [extensions] forest=/home/lichengwu/hgforest-crew/forest.py fe
  • 将数据库字段转换成设计文档所需的字段 vipbooks 设计模式工作正则表达式
            哈哈，出差这么久终于回来了，回家的感觉真好！         PowerDesigner的物理数据库一出来，设计文档中要改的字段就多得不计其数，如果要把PowerDesigner中的字段一个个Copy到设计文档中，那将会是一件非常痛苦的事情。
按字母分类： ABCDEFGHIJKLMNOPQRSTUVWXYZ其他