虚无缥缈vs威武
虚无缥缈vs威武

quartus Ⅱ 12.1 使用教程（6） ROM 测试

开发板使用的是EP4CE15F23C8，软件使用的是quartus  12.1 ，工程主要读ROM内的数据

调用ROM  IP

Tools->MegaWizard Plug-In Manager
quartus Ⅱ 12.1 使用教程（6） ROM 测试_第1张图片  点击Next

quartus Ⅱ 12.1 使用教程（6） ROM 测试_第2张图片  

选择ROM 

quartus Ⅱ 12.1 使用教程（6） ROM 测试_第3张图片   

数据宽度8bits，数据深度32words，点击Next

quartus Ⅱ 12.1 使用教程（6） ROM 测试_第4张图片      

点击Next

quartus Ⅱ 12.1 使用教程（6） ROM 测试_第5张图片

点击Browse，选择ROM初始化文件

quartus Ⅱ 12.1 使用教程（6） ROM 测试_第6张图片

选择rom_init.mif文件，点击Open

quartus Ⅱ 12.1 使用教程（6） ROM 测试_第7张图片

点击Next

quartus Ⅱ 12.1 使用教程（6） ROM 测试_第8张图片

点击Finish

quartus Ⅱ 12.1 使用教程（6） ROM 测试_第9张图片

点击Finish

quartus Ⅱ 12.1 使用教程（6） ROM 测试_第10张图片

点击Yes

quartus Ⅱ 12.1 使用教程（6） ROM 测试_第11张图片

调用的ROM  IP

quartus Ⅱ 12.1 使用教程（6） ROM 测试_第12张图片

设置i_clk和i_rst_n的管脚，其它的管脚不用配置

quartus Ⅱ 12.1 使用教程（6） ROM 测试_第13张图片

点击工具栏上的New按钮，然后选择Signaltap Ⅱ Logic Analyzer File，点击OK

quartus Ⅱ 12.1 使用教程（6） ROM 测试_第14张图片

添加时钟

quartus Ⅱ 12.1 使用教程（6） ROM 测试_第15张图片

quartus Ⅱ 12.1 使用教程（6） ROM 测试_第16张图片

双击空白处

quartus Ⅱ 12.1 使用教程（6） ROM 测试_第17张图片

点击OK

quartus Ⅱ 12.1 使用教程（6） ROM 测试_第18张图片

quartus Ⅱ 12.1 使用教程（6） ROM 测试_第19张图片

按ctrl+s保存step1，然后编译再一次工程

quartus Ⅱ 12.1 使用教程（6） ROM 测试_第20张图片

双击step1

quartus Ⅱ 12.1 使用教程（6） ROM 测试_第21张图片

添加sof文件，点击Open

quartus Ⅱ 12.1 使用教程（6） ROM 测试_第22张图片

下载程序

quartus Ⅱ 12.1 使用教程（6） ROM 测试_第23张图片

将复位按钮设置为上升沿触发

quartus Ⅱ 12.1 使用教程（6） ROM 测试_第24张图片

点击Run

quartus Ⅱ 12.1 使用教程（6） ROM 测试_第25张图片

Signaltap等待触发信号

quartus Ⅱ 12.1 使用教程（6） ROM 测试_第26张图片

按开发板复位按钮触发，采集到的rom数据，如下图所示

quartus Ⅱ 12.1 使用教程（6） ROM 测试_第27张图片

 

你可能感兴趣的:(quartus,Ⅱ)

  • set_clock_groups jh你好 硬件工程
    一、命令参数与工具处理逻辑核心参数定义参数定义工具行为工具兼容性-asynchronous完全异步时钟组，无任何相位或频率关系（如独立晶振、不同时钟树）工具完全禁用组间路径的时序分析，但需用户自行处理跨时钟域（CDC）问题XilinxVivado、IntelQuartus、Gowin（等效参数-Exclusive）-logically_exclusive逻辑互斥时钟组，同一时刻仅一个有效（如MUX
  • FPGA学习笔记（二）Verilog语法初步学习(语法篇1) 贾saisai FPGA学习fpga开发学习1024程序员节
    FPGA系列文章目录一、FPGA学习笔记（一）入门背景、软件及时钟约束二、FPGA学习笔记（二）Verilog语法初步学习(语法篇1)三、FPGA学习笔记（三）流水灯入门FPGA设计流程四、FPGA学习笔记（四）通过数码管学习顶层模块和例化的编写五、FPGA学习笔记（五）Testbench（测试平台）文件编写进行Modelsim仿真六、FPGA学习笔记（六）Modelsim单独仿真和Quartus
  • 用verilog实现3-8译码器和全加器 珠泪美人鱼 fpga开发
    提示：文章写完后，目录可以自动生成，如何生成可参考右边的帮助文档文章目录前言一、pandas是什么？二、使用步骤1.引入库2.读入数据总结提示：以下是本篇文章正文内容，下面案例可供参考一、用verilog实现3-8译码器首先在一个磁盘上创建一个文档。如下图：在文档中在创建两个文档来储存项目和代码。如图：之后在quartus上建好项目后，填写代码。代码如图：
  • EPM570T CPLD程序开发 可芯智能科技研究院 13.C语言精简版教程fpga开发
    EPM570T是一款CPLD（可编程逻辑器件）芯片，用于开发硬件逻辑电路。下面是一些关于EPM570TCPLD程序开发的基本步骤：安装开发工具：首先，您需要安装一个CPLD开发工具，比如QuartusII。您可以从Intel官方网站上下载最新版本的QuartusII开发工具。安装完成后，您就可以开始编程了。创建工程：打开QuartusII，创建一个新工程，并命名它。选择EPM570T作为目标设备，
  • nios ii FIFO读取FPGA数据交互实验1 尼德兰的喵 FPGA相关EDA工具使用笔记NiOSiialteraquartus硬件fpga
    实验所用板子为altera经典的DE2板子，FPGA为CycloneII:EP2C35F672C6，quartus版本为13.01.建立工程，导入管脚图DE2_pin_assignments.csv文件，写入硬件代码并编译。最终的硬件verilog代码如下（部分代码需要在生成Qsys文件之后才能编译通过）：modulework(CLOCK_50,KEY,SW,LEDR);inputCLOCK_50
  • QUARTUS II 编译报错：top level design entity “...” is undefined 解决方法 邴洁沫Edna
    QUARTUSII编译报错：topleveldesignentity“...”isundefined解决方法【下载地址】QUARTUSII编译报错topleveldesignentity...isundefined解决方法分享在使用QUARTUSII进行FPGA开发时，有时会遇到编译报错：“topleveldesignentity‘...’isundefined”。这个错误通常是由于顶层设计实体未
  • Quartus Prime 仿真相关报错解决方法 门外的兔子 问题解决fpga开发嵌入式硬件
    出现如图相关报错是因为文件路径的问题解决方法如下：第一步打开仿真设置第二步检查如图所示路径是否正确即对应.VMF文件保存的路径复制粘贴可见上方文本如下quartus_eda--gen_testbench--tool=modelsim_oem--format=verilog--write_settings_files=offProject-cProject--vector_source="D:/Kt
  • QUARTUS使用之2： signaltap笔记 weixin_39274156 signaltapFPGAalteraquatusiisignaltap
    signaltap笔记时间：2019年10月23日地点：苏州前言之前一直使用chipscope有四年时间，习惯了ISE的CDC使用，我个人的习惯是当FPGA编译时间小于十五分钟时，更愿意使用在线逻辑分析仪，这样的结果更真实，当然Modelsim仿真是很重要的。但是最近工作需要使用ALTERA的FPGA芯片，这就需要我学会使用quartus,我个人认为signaltap在线逻辑分析仪是必须要掌握的软
  • 基于FPGA的DDS设计 Squirrels43 verilogfpga
    文章目录目标一、DDS电路核心RTL1.设计一个DDS的核心RTL代码。2.使用Matlab生成DDS的波表ROM3.验证目标二、DDS开发板测试平台1.使用Quartus的SignalTAP观察DDS的输出波形2.导出SignalTAP的捕获数据至电脑（生成List文件）3.用UltraEdit的列操作模式编辑数据格式。（matlab变量定义）4.使用Matlab分析DDS生成的正弦信号的频谱纯
  • 设计Xnorgate FPGA同或门 CodeWG fpga开发matlab
    设计XnorgateFPGA同或门同或门是一种基本的逻辑门电路，它的输出与输入相反当且仅当所有输入都相同。在这篇文章中，我们将会介绍如何使用FPGA实现Xnorgate同或门电路。首先，我们需要了解FPGA(FieldProgrammableGateArray)是一种可编程的数字逻辑芯片，它可以通过编程来实现各种数字逻辑电路。在本文中，我们将使用Altera公司的QuartusII软件来进行FPG
  • quartus频率计 时钟设置_FPGA021 基于QuartusⅡ数字频率计的设计与仿真 weixin_39876739 quartus频率计时钟设置
    摘要随着科技电子领域的发展，可编程逻辑器件，例如CPLD和FPGA的在设计中得到了广泛的应用和普及，FPGA/CPLD的发展使数字设计更加的灵活。这些芯片可以通过软件编程的方式对内部结构进行重构，使它达到相应的功能。这种设计思想改变了传统的数字系统设计理念，促进了EDA技术的迅速发展。数字频率计是一种基本的测量仪器。它被广泛应用与航天、电子、测控等领域。采用等精度频率测量方法具有测量精度保持恒定，
  • quartus pin 分配（三） 落雨无风 IC设计fpgafpga开发
    quartuspin分配如有需要，可查看quartusUI界面sdc配置（二）上次文章中，说了自己写sdc需要配置的分类点，这次将介绍管脚分配。已打开Quartus软件，导入设计，写好约束下一步，在Quartus软件的菜单栏打开Assignments中的二级菜单PinPlanner打开改界面即可看到选中的fpga型号，管脚图，封装类型等信息。在打开的界面中，大致可分为上下两个部分。上半部分，可分为
  • Quartus II SDC文件建立流程 cattao1989 verilog
    QuartusIISDC文件编写教程第一步：打开TimeQuestTimingAnalyzer，也可以点击图中1所示图标。第二步：点击Netlist,点击CreateTimingNetlist第三步：按照下图所示选择。
  • Quartus sdc UI界面设置（二） 落雨无风 IC设计fpgafpga开发
    Quartussdc设置根据一配置quartus综合简单流程（一）上次文章中，说了自己写sdc需要配置的分类点，这次将说明在UI界面配置sdc。1.在Quartus软件中，导入verilog设计之后，打开Tools/TimeQuestTimingAnalyzer界面大致分为上下两部分，上半部分左侧显示Report、Tasks，右侧显示欢迎界面；下半部分显示Console和History，此处缺图，
  • 连续发送多个数据（uart串口RS232协议/verilog详细代码+仿真） 勇敢牛牛（FPGA学习版） fpga开发嵌入式硬件matlab智能硬件
    写在前言以下内容详细源文件，已经上传个人主页资源，需要自取~目录写在前言需求分析UART简介整体架构流程小结需求分析使用串口（rs232协议）间隔1s连续发送16byte的数据。由于每次发送的数据只有8bit，16byte=128bit，所以要发送16帧。UART简介这里实验所使用的参数有：rs232通信协议+9600bps+quartus18.0+modelsim2020异步通信：UART是一种
  • Quartus网盘资源下载与安装 附图文安装教程 学习天使Alice fpga开发学习
    如大家所了解的，Quartus是一种FPGA设计软件（相信理工科的小伙伴，很多都接触或学习过FPGA），旨在为数字电路设计师提供一个高效、便捷的开发环境。它可以帮助用户完成数字逻辑电路的设计、仿真、综合和布局，以及与外围设备进行通信和控制。Quartus支持多种编程语言，包括VHDL、Verilog等，并具有丰富的功能和工具库，可满足不同级别、不同规模的数字电路设计需求。收藏的Quartus安装包
  • #FPGA（基础知识） GrassFishStudio fpga开发
    1.IDE:QuartusII2.设备：CycloneIIEP2C8Q208C8N3.实验：正点原子-verilog基础知识4.时序图：5.步骤6.代码：
  • 【INTEL（ALTERA）】为什么 PCI Express 的 P-tile Avalon Streaming FPGA IP 显示 RDC-50002 警告？ 神仙约架 INTEL（ALTERA）FPGAfpga开发P-tileRDC-50002PCIE
    说明由于英特尔®Quartus®PrimeProEdition软件版本21.4及更高版本存在一个问题，您可能会看到PCIExpress*的P-tileAvalon®流式传输英特尔®FPGAIP违反以下设计助手规则RDC-50002-一个公共复位域中多个异步复位同步器的重新收敛解决方法可以安全地忽略此违规行为。要免除警告，请从P-tileAvalon®Streaming英特尔®FPGAIPforPC
  • 【INTEL（ALTERA）】为什么 Nios V/m EMIF 数据移动器设计示例的 JTAG 终端中的内存测试失败？ 神仙约架 INTEL（ALTERA）FPGAfpga开发Niosniosv
    说明由于英特尔®Quartus®Prime专业版软件22.3版存在一个问题，当为IntelAgilex®7-Nios®V/mEMIF数据移动器设计示例（预安装设计，随英特尔®Quartus®Prime专业版软件一起提供）的内存位置时，您可能会在JTAG终端中看到间歇性内存读取数据不匹配。这将导致随机内存位置的内存测试失败。解决方法要在英特尔®Quartus®PrimeProEdition软件版本2
  • Quartus II12.0安装教程 小鱼教你模数电 软件安装Quartusfpga
    安装前先关闭杀毒软件和360卫士，注意安装路径不能有中文，安装包路径也不要有中文。1.鼠标右击【QuartusII12.0】压缩包选择【解压到QuartusII12.0】。2.双击打开解压后的【QuartusII12.0】文件夹。3.双击打开【Quartus】文件夹。4.鼠标右击【12.0_178_quartus_windows.exe】选择【以管理员身份运行】。5.点击【Install】。6.解
  • 【QuartusII】0-创建工程模板 枫中眸zc #EP4CE10F17C8嵌入式硬件FPGAQuartusII
    一、创建工程1、激活安装quartusII软件后，打开即见如下界面2、在菜单栏“File->NewProjectWizard…”中，进入创建工程流程3、第一部分，如下图，配置路径、项目名称、以及顶层文件（类似C语言的main）（记得这一步之前还有个配置流程简介，告知接下来的配置流程，估计版本更新，删了这个展示页）配置前如下：路径定位到软件所在位置，这个需要修改到需要的位置。配置后如下：需要注意路径
  • 全定制FPGA硬件电路设计实现最大公约数求取算法（Quartus II） 2402_82964571林 算法fpga开发
    目录一、设计需求二、设计工具及版本三、设计原理及结构方案四、电路设计描述1.32位D触发器2.32位多路选择器3.32位减法器4.32位求余电路5.GCDOUT信号产生电路6.DONE_L信号产生电路五、仿真激励设计方案及电路仿真结构六、设计总结当前，FPGA设计在很多场合得到了广泛的应用，如集成电路设计、SoC开发等领域。常规的设计方法采用硬件描述语言或高级综合的方式对功能进行描述，优点是设计周
  • Quartus工程的qsf配置约束文件介绍 GBXLUO FPGAfpga开发qsf
    一、qsf文件概述qsf：QuartusSettingFile，是Quartus工程的配置文件；包含一个Quartus工程的所有约束，包括工程的软件版本信息、FPGA器件信息、引脚约分配、引脚电平分配，编译约束和用于ClassicTimingAnalyzer的时序约束；二、文件配置格式2.1set_global_assignment--配置属性格式语法：set_global_assignments
  • modelsim软件仿真出现现蓝色波形，数字为zzzzzzz开头 大话硬件 modelsimFPGAerror仿真zzzzzz开头
    使用modelsim软件仿真出现输出波形是zzzzzzz0或zzzzzzz1出现上述的原因是out数据类型不对，默认定义成了高阻态，出现上述原因，在quartus软件里面也有报错的提示根据报错提示，发现是OUT这个输出没有定义它的位数，在后面直接用了8bir的数据来表示OUT增加OUT的类型，8bit的信号，此时quartus不报错仿真此时正常
  • FPGA学习记录：第28章 VGA显示器驱动设计与验证 阿坤不咕 FPGAfpga开发驱动开发
    硬件平台：CycloneIVEEP4CE10F17C8开发平台：QuartusII64-BitVersion13.0.1Build23206/12/2013SP1SJFullVersion开发板：野火征途pro实验项目：vga_colorbar实验模块：vga_ctrl学习心得：1.简单驱动设计的流程与方法2.各驱动模块之前的时序匹配。3.模块之间有闭环，牵一发而动全身，所以在分别设计各个模块时要
  • 1.3 Verilog 环境搭建详解教程 二当家的素材网 Verilog教程fpga开发Verilog
    学习Verilog做仿真时，可选择不同仿真环境。FPGA开发环境有Xilinx公司的ISE（目前已停止更新），VIVADO；因特尔公司的QuartusII；ASIC开发环境有Synopsys公司的VCS；很多人也在用IcarusVerilog和GTKwave的方法，更加的轻便。虽然ISE或者QuartusII都会自带仿真器，但功能还是有欠缺。所以，这里介绍下QuartusII+Modelsim联合
  • 【INTEL（ALTERA）】为什么在编译 HDMI 英特尔® FPGA IP设计示例 VHDL 变体时看到错误 （13879）？ 神仙约架 INTEL（ALTERA）FPGAfpga开发13879HDMI
    说明由于英特尔®Quartus®PrimeProEdition软件版本23.2存在一个问题，您在编译HDMI英特尔®FPGAIP设计示例的VHDL变体时可能会看到以下错误：错误（13879）：VHDL绑定指示hdmi_rx_ram_1port_intel_mce_2010_tnbtyoy.vhd（59）处出错：设计实体中的泛型“node_name”没有为关联组件中的相同泛型指定的字符串类型。解决方
  • 【INTEL（ALTERA）】错误 （22595）： 英特尔 Quartus不支持“BDF”类型的实体“entity_path/entity_name” 神仙约架 INTEL（ALTERA）FPGABDFQuartusfpga开发
    说明从英特尔®Quartus®Prime专业版软件版本23.3开始，块设计格式（.BDF）已被弃用。任何现有的BDF设计文件都必须转换为VerilogHDL或VHDL。解决方法使用英特尔®Quartus®PrimeStandardEdition命令行和以下命令之一将您的BDF文件转换为VerilogHDL或VHDL：quartus_map--convert_bdf_to_verilog=quart
  • 基于FPGA的多功能数字时钟设计报告 马泽骞 FPGA设计案列fpga开发
    作品基于intelCycloneIVEEP4CE10F17C8FPGA板卡，主要开发环境为QuartusⅡ，编程并实现了多功能温湿度电子钟。本作品在实现显示实时时间的基础上，设计并完成了设置闹钟、改变闹钟铃声、显示实时温度和实时湿度、基于以太网通信协议的实时视频传输等功能。在未设置闹钟时，作品可显示实时时间（具体包括年月日时分秒），以及作品所在环境的实时温湿度；在设置闹钟后，当时钟时间达到设置的闹
  • 基于QuartusII的verilog数字时钟设计 小白努力中@ 爱好quartusverilog数字时钟正常显示及调教时间
    基于QuautusII的Verilog数字时钟设计（1）基本功能①显示年、月、日、星期、时、分，秒，是否为闰年（只有校对生效情况时间可以不连续）；②定时与闹铃：到设定的时间（选择周一至周末或具体日期）进行报警；③校对：可手动调整年、月、日、星期、时、分。（2）扩展功能显示本周是一年中的第几周，以及是本学期中的第几周（设置开学日期为第一周）。1.时钟调教及计时模块M,m_S;reg[5:0]m_Mo
  • 矩阵求逆（JAVA）初等行变换 qiuwanchi 矩阵求逆（JAVA）
    package gaodai.matrix; import gaodai.determinant.DeterminantCalculation; import java.util.ArrayList; import java.util.List; import java.util.Scanner; /** * 矩阵求逆(初等行变换) * @author 邱万迟 *
  • JDK timer antlove javajdkschedulecodetimer
    1.java.util.Timer.schedule(TimerTask task, long delay)：多长时间（毫秒）后执行任务 2.java.util.Timer.schedule(TimerTask task, Date time)：设定某个时间执行任务 3.java.util.Timer.schedule(TimerTask task, long delay,longperiod
  • JVM调优总结 -Xms -Xmx -Xmn -Xss coder_xpf jvm应用服务器
    堆大小设置JVM 中最大堆大小有三方面限制：相关操作系统的数据模型（32-bt还是64-bit）限制；系统的可用虚拟内存限制；系统的可用物理内存限制。32位系统下，一般限制在1.5G~2G；64为操作系统对内存无限制。我在Windows Server 2003 系统，3.5G物理内存，JDK5.0下测试，最大可设置为1478m。 典型设置： java -Xmx
  • JDBC连接数据库 Array_06 jdbc
    package Util; import java.sql.Connection; import java.sql.DriverManager; import java.sql.ResultSet; import java.sql.SQLException; import java.sql.Statement; public class JDBCUtil { //完
  • Unsupported major.minor version 51.0（jdk版本错误） oloz java
    java.lang.UnsupportedClassVersionError: cn/support/cache/CacheType : Unsupported major.minor version 51.0 (unable to load class cn.support.cache.CacheType) at org.apache.catalina.loader.WebappClassL
  • 用多个线程处理1个List集合 362217990 多线程threadlist集合
      昨天发了一个提问，启动5个线程将一个List中的内容，然后将5个线程的内容拼接起来，由于时间比较急迫，自己就写了一个Demo，希望对菜鸟有参考意义。。 import java.util.ArrayList; import java.util.List; import java.util.concurrent.CountDownLatch; public c
  • JSP简单访问数据库 香水浓 sqlmysqljsp
    学习使用javaBean，代码很烂，仅为留个脚印 public class DBHelper { private String driverName; private String url; private String user; private String password; private Connection connection; privat
  • Flex4中使用组件添加柱状图、饼状图等图表 AdyZhang Flex
    1.添加一个最简单的柱状图 ? 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 17 18 19 20 21 22 23 24 25 26 27 28 <?xml version= "1.0"&n
  • Android 5.0 - ProgressBar 进度条无法展示到按钮的前面 aijuans android
    在低于SDK < 21 的版本中，ProgressBar 可以展示到按钮前面，并且为之在按钮的中间，但是切换到android 5.0后进度条ProgressBar 展示顺序变化了，按钮再前面，ProgressBar 在后面了我的xml配置文件如下：   [html]  view plain copy   <RelativeLa
  • 查询汇总的sql baalwolf sql
    select   list.listname, list.createtime,listcount from dream_list as list ,   (select listid,count(listid) as listcount  from dream_list_user  group by listid  order by count(
  • Linux du命令和df命令区别 BigBird2012 linux
            1，两者区别             du，disk usage,是通过搜索文件来计算每个文件的大小然后累加，du能看到的文件只是一些当前存在的，没有被删除的。他计算的大小就是当前他认为存在的所有文件大小的累加和。        
  • AngularJS中的$apply，用还是不用？ bijian1013 JavaScriptAngularJS$apply
            在AngularJS开发中，何时应该调用$scope.$apply()，何时不应该调用。下面我们透彻地解释这个问题。         但是首先，让我们把$apply转换成一种简化的形式。         scope.$apply就像一个懒惰的工人。它需要按照命
  • [Zookeeper学习笔记十]Zookeeper源代码分析之ClientCnxn数据序列化和反序列化 bit1129 zookeeper
    ClientCnxn是Zookeeper客户端和Zookeeper服务器端进行通信和事件通知处理的主要类，它内部包含两个类，1. SendThread 2. EventThread， SendThread负责客户端和服务器端的数据通信，也包括事件信息的传输，EventThread主要在客户端回调注册的Watchers进行通知处理   ClientCnxn构造方法   &
  • 【Java命令一】jmap bit1129 Java命令
    jmap命令的用法：   [hadoop@hadoop sbin]$ jmap Usage: jmap [option] <pid> (to connect to running process) jmap [option] <executable <core> (to connect to a
  • Apache 服务器安全防护及实战 ronin47
    此文转自IBM. Apache 服务简介 Web 服务器也称为 WWW 服务器或 HTTP 服务器 (HTTP Server)，它是 Internet 上最常见也是使用最频繁的服务器之一，Web 服务器能够为用户提供网页浏览、论坛访问等等服务。 由于用户在通过 Web 浏览器访问信息资源的过程中，无须再关心一些技术性的细节，而且界面非常友好，因而 Web 在 Internet 上一推出就得到
  • unity 3d实例化位置出现布置？ brotherlamp unity教程unityunity资料unity视频unity自学
    问：unity 3d实例化位置出现布置？ 答：实例化的同时就可以指定被实例化的物体的位置,即 position  Instantiate (original : Object, position : Vector3, rotation : Quaternion) : Object 这样你不需要再用Transform.Position了,   如果你省略了第二个参数(
  • 《重构，改善现有代码的设计》第八章 Duplicate Observed Data bylijinnan java重构
    import java.awt.Color; import java.awt.Container; import java.awt.FlowLayout; import java.awt.Label; import java.awt.TextField; import java.awt.event.FocusAdapter; import java.awt.event.FocusE
  • struts2更改struts.xml配置目录 chiangfai struts.xml
    struts2默认是读取classes目录下的配置文件，要更改配置文件目录，比如放在WEB-INF下，路径应该写成../struts.xml(非/WEB-INF/struts.xml) web.xml文件修改如下：   <filter> <filter-name>struts2</filter-name> <filter-class&g
  • redis做缓存时的一点优化 chenchao051 redishadooppipeline
            最近集群上有个job，其中需要短时间内频繁访问缓存，大概7亿多次。我这边的缓存是使用redis来做的，问题就来了。       首先，redis中存的是普通kv，没有考虑使用hash等解结构，那么以为着这个job需要访问7亿多次redis，导致效率低，且出现很多redi
  • mysql导出数据不输出标题行 daizj mysql数据导出去掉第一行去掉标题
    当想使用数据库中的某些数据，想将其导入到文件中，而想去掉第一行的标题是可以加上-N参数 如通过下面命令导出数据： mysql -uuserName -ppasswd -hhost -Pport -Ddatabase -e " select * from tableName"  > exportResult.txt 结果为： studentid
  • phpexcel导出excel表简单入门示例 dcj3sjt126com PHPExcelphpexcel
    先下载PHPEXCEL类文件，放在class目录下面，然后新建一个index.php文件，内容如下 <?php error_reporting(E_ALL); ini_set('display_errors', TRUE); ini_set('display_startup_errors', TRUE);   if (PHP_SAPI == 'cli') die('
  • 爱情格言 dcj3sjt126com 格言
     1) I love you not because of who you are, but because of who I am when I am with you. 　　 我爱你，不是因为你是一个怎样的人，而是因为我喜欢与你在一起时的感觉。 　　2) No man or woman is worth your tears, and the one who is, won‘t
  • 转 Activity 详解——Activity文档翻译 e200702084 androidUIsqlite配置管理网络应用
    activity 展现在用户面前的经常是全屏窗口，你也可以将 activity 作为浮动窗口来使用（使用设置了 windowIsFloating 的主题），或者嵌入到其他的 activity （使用 ActivityGroup ）中。 当用户离开 activity 时你可以在 onPause() 进行相应的操作 。更重要的是，用户做的任何改变都应该在该点上提交 ( 经常提交到 ContentPro
  • win7安装MongoDB服务 geeksun mongodb
    1.  下载MongoDB的windows版本：mongodb-win32-x86_64-2008plus-ssl-3.0.4.zip，Linux版本也在这里下载，下载地址： http://www.mongodb.org/downloads   2.  解压MongoDB在D:\server\mongodb, 在D:\server\mongodb下创建d
  • Javascript魔法方法:__defineGetter__,__defineSetter__ hongtoushizi js
    转载自： http://www.blackglory.me/javascript-magic-method-definegetter-definesetter/ 在javascript的类中,可以用defineGetter和defineSetter_控制成员变量的Get和Set行为 例如,在一个图书类中,我们自动为Book加上书名符号: function Book(name){
  • 错误的日期格式可能导致走nginx proxy cache时不能进行304响应 jinnianshilongnian cache
    昨天在整合某些系统的nginx配置时，出现了当使用nginx cache时无法返回304响应的情况，出问题的响应头： Content-Type:text/html; charset=gb2312 Date:Mon, 05 Jan 2015 01:58:05 GMT Expires:Mon , 05 Jan 15 02:03:00 GMT Last-Modified:Mon, 05
  • 数据源架构模式之行数据入口 home198979 PHP架构行数据入口
    注：看不懂的请勿踩，此文章非针对java，java爱好者可直接略过。   一、概念 行数据入口（Row Data Gateway）：充当数据源中单条记录入口的对象，每行一个实例。   二、简单实现行数据入口 为了方便理解，还是先简单实现： <?php /** * 行数据入口类 */ class OrderGateway { /*定义元数
  • Linux各个目录的作用及内容 pda158 linux脚本
    1）根目录“/” 　　根目录位于目录结构的最顶层，用斜线（/）表示，类似于 Windows 操作系统的“C:\“，包含Fedora操作系统中所有的目录和文件。 　　2）/bin 　　/bin 　　目录又称为二进制目录，包含了那些供系统管理员和普通用户使用的重要 linux命令的二进制映像。该目录存放的内容包括各种可执行文件，还有某些可执行文件的符号连接。常用的命令有：cp、d
  • ubuntu12.04上编译openjdk7 ol_beta HotSpotjvmjdkOpenJDK
    获取源码 从openjdk代码仓库获取(比较慢) 安装mercurial Mercurial是一个版本管理工具。 sudo apt-get install mercurial 将以下内容添加到$HOME/.hgrc文件中，如果没有则自己创建一个： [extensions] forest=/home/lichengwu/hgforest-crew/forest.py fe
  • 将数据库字段转换成设计文档所需的字段 vipbooks 设计模式工作正则表达式
            哈哈，出差这么久终于回来了，回家的感觉真好！         PowerDesigner的物理数据库一出来，设计文档中要改的字段就多得不计其数，如果要把PowerDesigner中的字段一个个Copy到设计文档中，那将会是一件非常痛苦的事情。
按字母分类： ABCDEFGHIJKLMNOPQRSTUVWXYZ其他