关于zynq

BRAM
block memory , pl端RAM，可配置为双口RAM，用于ps—pl数据交互和共享

MIG mig控制器
memory interface generator, 控制ddr
2片ddr3，216位 设mig内核时钟频率为400m，则数据频率为800m, 带宽为800mhz32bit

.XDL Vivado的约束文件
.UCF ISE的约束文件

micro blaze(软核）使用 类似于zynq cpu( zunq processing system,硬核）
Altera：nios
xilinx：microblaze

wrapper，类似于black box只有端口信息的hdl文件

XADC:可采集芯片内部的一些参数（电压，温度等）

**XDMA：**Xilinx封装好的PCIE DMA传输IP，可以方便地把PCIE总线上的数据传输事务映射到AXI总线上面
DMA：数据传输方式，外设不经过cpu直接访问内存，（由DMA控制器控制）
VDMA ：主要用于视频流数据的存取
HDMA :高清视频传输

LwIP：tcp/ip协议栈，实现tcp/ip打包

总线、接口和协议，这三个词经常被联系在一起，但是三者有区别。

总线：一组传输通道，是各种逻辑器件构成的传输数据的通道，一般由数据线、地址线、控制线等构成。

接口：一种连接标准，又被称为物理接口。

协议：是传输数据的规则。

与ps有关： 总线对应的接口
PS 自带的 总线接口 控制器
SPI 接口： Motorola 首先提出的全双工三线同步串行外围接口 ，采用主从模式（MasterSlave）架构；支持多 slave
模式应用，一般仅支持单 Master。时钟由 Master 控制。

I2C 总线：具备广泛的用途，比如寄存器的配置， EEPROM 的使用 ，对于一些低速器件的访问非常节省 IO 资源，由于是标准的总线接口，使用起来非常方便。

CAN 总线 ：PS 中包含了 2 个 CAN 接口 ，工业应用中的一个重要的总线标准 ，通过 CAN 接口实现与 PC 端 CAN 调试软件之间的数据接收和发送

SDIO 接口 ：ZYNQ 自带的 SDIO 接口 ，TF/SD卡 SD_0 是 TF 卡， SD_1 是 EMMC（ 嵌入式存储）

axi总线：ARM 公司提出的一种总线协议， Xilinx 从 6 系列的 FPGA 开始对AXI 总线提供支持，此时 AXI 已经发展到了 AXI4 这个版本 。ARM 和 FPGA 通过 AXI4 总线进行通信 。你用到 Xilinx 软件的时候看到的都是“AIX4”的 IP，如 Vivado 打包一个 AXI IP 的时候，看到的都是 Create a new AXI4 peripheral。 PS 与 PL 之间的接口（AXI-GP 接口， AXI-HP 接口以及 AXI-ACP 接口）只支持 AXI-Lite和 AXI 协议这两种总线协议。则PL 这边的 AXI-Stream 的接口可通过 AXI-Stream转AXI4/AXI4-Lite与 PS 对接。d

ps的MIO Configuration中可配置各种I/O接口，（如串口，网口，I2口，SPI口，TF口）