计算机组成原理复习

冯·诺依曼计算机特点：

- 1.计算机由运算器，存储器，控制器，输入设备和输出设备五大部件组成。
- 2.指令和数据以同等地位存放于存储器内，并可按地址寻址。
- 3.指令和数据均用二进制数表示。
- 4.指令由操作码和地址码组成，操作码用来表示操作的性质，地址码用来表示操作数在存储器中的位置。
- 5.指令在存储器内按顺序存放。特定条件下，可根据运算结果或设定条件改变执行顺序。
- 6.机器以运算器为中心，输入输出设备与存储器间的数据传送通过运算器完成。

• 操作码 | 操作性质 | 具体内容
• 000001 | 取数 | 将指令地址码指示的存储单元中的操作数取到运算器的累加器ACC中
• 000010 | 存数 | 将ACC中的数存至指令地址码指示的存储单元中
• 000011 | 加 | 将ACC中的数与指令地址码指示的存储单元中的数相加，结果存于ACC中
• 000100 | 乘 | 将ACC中的数与指令地址码指示的存储单元中的数相乘，结果存于ACC中
• 000101 | 打印 | 将指令地址码指示的存储单元中的操作数打印输出
• 000110 | 停机 |

计算机硬件的主要技术指标

- 机器字长
	- 机器字长是指CPU一次能处理数据的位数，通常与CPU的寄存器位数有关
- 存储容量
	- 存储容量指主存中存放二进制代码的总位数
	- 存储容量=存储单元个数 X 存储字长
- 运算速度
	- 现在大都采用单位时间内执行指令的平均条数来衡量，并用MIPS(每秒百万条指令)作为计量单位

例题：1.9

• 画出主机框图，分别以存数指令"STAM"和"ADD M"(M均为主存地址)为例，在图中按顺序标出完成该指令的信息流程。假设主存容量为256Mx32位，
• 在指令字长，存储字长，机器字长相等条件下，指出图中各寄存器的位数。

总线分类

• 1.片选总线
  • 指芯片内部的总线
• 2.系统总线
  • 1>数据总线
    • 用来传输各功能部件之间的数据信息，是双向传输总线，其位数与机器字长，存储字长有关。
  • 2>地址总线
    • 用来指出数据总线上的源数据或目的数据在主存单元的地址或I/O设备的地址。
  • 3>控制总线
    • 用来发出各种控制信号的传输线。对任一控制线而言，他的传输是单向的；但对控制总线总体来说，又可认为是双向的。
    • 常见控制信号：
      • 时钟：
      • 复位：
      • 总线请求：
      • 总线允许：
      • 中断请求：
      • 中断响应：
      • 存储器写：
      • 存储器读：
      • I/0读：
      • I/0写：
      • 传输响应：
• 3.通信总线
  • 用于计算机系统之间或计算机系统与其他系统之间的通信
  • 按传输方式可分为：
    • 串行通信：（适宜远距离的数据传输）
      • 指数据在单条1位宽的传输线上，一位一位地按顺序分时传送
    • 并行通信：（适宜近距离的数据传输）
      • 指数据在多条并行1位宽的传输线上，同时由源传送到目的地

总线性能指标

• 总线宽度：指数据总线的根数
• 总线带宽：总线的数据传输速率
• 时钟同步/异步：总线上的数据与时钟同步工作的总线称为同步总线，与时钟不同步工作的称为异步总线
• 总线复用：一条信号线上分时传送两种信号
• 信号线数：地址总线，数据总线和控制总线三种总线线数的总和
• 总线控制方式：包括突发工作，自动配置，仲裁方式，逻辑方式，计数方式等。
• 其他指标：如负载能力，电源电压，总线宽度能否扩展等。

流行的总线标准：

• 1.ISA总线
• 2.EISA总线
• 3.VESA(VL-BUS)总线
• 4.PCI总线

1>高性能	6>提供数据和地址奇偶校验功能，保证了数据的完整和准确
2>良好的兼容性	7>支持两种电压标准
3>支持即插即用	8>可扩充性好
4>支持多主设备能力	9>软件兼容性好
5>具有与处理器和存储器子系统完全并行操作的能力	10>采用多路复用技术，减少了总线引脚个数

• 5.AGP总线
• 6.RS-232C总线
• 7.USB总线
  • 1>具有真正即插即用特征
  • 2>具有很强的连接能力
  • 3>数据传输率
  • 4>标准统一
  • 5>连接电缆轻巧，电源体积缩小
  • 6>生命力强

总线判优控制 （P58图）

• 集中式：将控制逻辑集中在一处(如在CPU中)
  • 1>链式查询
  • 2>计数器定时查询
  • 3>独立请求方式
• 分布式：将控制逻辑分散在于总线连接的各个部件或设备上

总线通信控制(P59，例题3.1，3.2，3.3，3.4)

• 通常将完成一次总线操作的时间称为总线周期，可分为以下4个阶段
  • 1.申请分配阶段
  • 2.寻址阶段
  • 3.传数阶段
  • 4.结束阶段
• 总线通信控制主要解决通信双方如何获知传输开始和传输结束，以及通信双方如何协调如何配合，通常用四种方式
  • 1.同步通信
    • 通信双方由统一时标控制数据传送称为同步通信
  • 2.异步通信
    • 1>不互锁方式
    • 2>半互锁方式
    • 3>全互锁方式
  • 3.半同步通信
  • 4.分离式通信

课后题(本子)

• 3.1什么是总线，总线传输有何特点？为了减轻总线负载，总线部件应具备什么特点？

• 3.14设总线的时钟频率为8MHz,一个总线周期等于一个时钟周期。如果一个总线周期中并行传送16位数据，试问总线宽带是多少

  • 总线带宽=总线数据传输频率 X 数据总线位数

• 3.15在一个32位的总线系统中，总线的时钟频率为66MHz,假设总线最短传输周期为4个时钟周期，试计算总线的最大数据传输率。若想提高数据传输率，可采取什么措施？

存储器的层次结构（P71，4.3图）

• 缓存-主存
  • 解决CPU和主存速度不匹配的问题
• 主存-辅存
  • 解决存储系统的容量问题

动态RAM（P80）

• 1.动态RAM的基本单元电器
• 2.动态RAM芯片举例
  • 1>三管动态RAM芯片
  • 2>单管动态RAM芯片
  • 3>动态RAM时序
    • 1.读时序
    • 2.写时序
  • 4>动态RAM的刷新
    • 1.集中刷新
    • 2.分散刷新
    • 3.异步刷新

动态RAM与静态RAM的比较

• 动态RAM的应用比静态RAM要广泛得多。
• 1.同样大小芯片中，动态RAM的集成度远高于静态RAM
• 2.动态RAM行，列地址按先后顺序输送，减少了芯片引脚，封装尺寸也减少
• 3.动态RAM的功耗比静态RAM小
• 4.动态RAM的价格比静态RAM的价格便宜

EPROM （P90）

• EPROM是一种可擦除可编程只读存储器

• EPROM的两种改写方法：

  • 1.用紫外线照射
  • 2.用电气方法

• 闪速存储器(Flash Memory)

存储器扩展(P94,例4.1)

• 存储容量扩展
  • 位扩展
  • 字扩展
  • 字、位扩展
• 存储器与CPU连接
  • 地址线的连接
  • 数据线的连接
  • 读/写命令线的连接
  • 片选线的连接
  • 合理选择存储芯片

海明码计算(P102,例4.4、4.5)

高速缓冲存储器(P111,4.7)

• Cache工作原理

  • CPU欲读取主存某字时，有两种可能：
    • 1.所需字已在缓存中，即可直接访问Cache（CPU访问Cache命中）
    • 2.所需字不在缓存中，此时需将该字所在的主存整个字块一次调入Cache中（CPU访问Cacheu不命中）

• Cache的基本结构(P112)

  • 1.Cache存储体
  • 2.地址映射变换机构
  • 3.替换机构
  • 4.Cache的读写操作
    • 1>写直达法
    • 2>写回法

• P116.Pentium4处理器框图

• P120.例题4.8、4.9、4.10、4.11

输入输出系统

• 早期阶段
• 接口模块和DMA阶段：（P157）
  • 这个阶段I/O设备通过接口模块与主机连接，计算机系统采用了总线结构
  • 通常，在接口中都设有数据通路和控制通路
  • 实现了CPU和I/O设备并行工作，但在主机与I/O设备交换信息时，CPU要中断实现程序，不能做到绝对的并行工作
  • 为进一步提高CPU的工作效率，又出现了直接存储器存取（DMA）
    • 特点是I/O设备与主存之间有一条直接数据通路，I/O设备可以与主存直接交换信息，使CPU在I/O设备与主存交换信息时能继续完成自身工作
• 具有通道结构的阶段
• 具有I/O处理机的阶段

I/O设备与主机信息传送的控制方式(P162)

• 程序查询方式
• 程序中断方式
• 直接存储器存取方式(DMA)
• I/O通道方式
• I/O处理机方式

接口的功能和组成

• 1.总线连接方式的I/O接口电路
  • 1>数据线
  • 2>设备选择线
  • 3>命令线
  • 4>状态线
• 2.接口的功能和组成
  • 1>选址功能
  • 2>传送命令的功能
  • 3>传送数据的功能
  • 4>反映I/O设备工作状态的功能

P193，例5.1

DMA方式的特点(P202)

• DMA与主存交换数据时采用如下三种方法
  • 1>停止CPU访问主存
  • 2>周期挪用(或周期窃取)
  • 3>DMA与CPU交替访问

与程序中断方式相比，DMA方式有如下特点

• 1.从数据传送看，程序中断方式靠程序传送，DMA方式靠硬件传送
• 2.从CPU响应时间看，程序中断方式是在一条指令执行结束时响应，而DMA方式可在指令周期内的任一存取周期结束时响应
• 3.程序中断方式有处理异常事件的能力，DMA方式没有这种能力，主要用大批数据的传送，如硬盘存取，图像处理，高速数据采集系统等，可提高数据吞吐量
• 4.程序中断方式需要中断现行程序，故需保护现场，DMA方式不中断现行程序，无需保护现场
• 5.DMA的优先级比程序中断的优先级高

第六章

浮点数加减法

IEEE浮点

数据在存储器中的存放方式（P305）

• 通常计算机中的数据存放在存储器或寄存器中，而寄存器的位数便可反映机器字长
• 由于不同的机器数据字长不同，每台机器处理的数据字长也不统一

指令寻址（P310）

• 指令寻址分为：
  • 顺序寻址
    • 通过程序计数器PC加1
  • 跳跃寻址
    • 通过转移类指令实现

相对寻址（P317）

• 相对寻址的有效地址是将程序计数器PC的内容与指令字中的形式地址A相加而成
• 相对寻址常被用于转移类指令，转移后的目标地址与当前指令有一段距离，称为相对位移量
• 相对寻址的最大特点是转移地址不固定，它可随PC值的变化而变

P318例7.2

RISC的主要特征

• RISC技术是用20%的简单指令的组合来实现不常用的80%的那些指令功能，但这不意味着RISC技术就是简单地精简其指令集。
• 主要特点：
  • 1>选取使用频度较高的一些简单指令以及一些很有用但又不复杂的指令，让复杂指令的功能由频度高的简单指令的组合来实现
  • 2>指令长度固定，指令格式种类少，寻址方式种类少
  • 3>只有取数/存数指令访问存储器，其余指令的操作都在寄存器内完成
  • 4>CPU中有多个通用寄存器
  • 5>采用流水线技术，大部分指令在一个时钟周期内完成
  • 6>控制器采用组合逻辑控制，不用微程序控制
  • 7>采用优化的编译程序

RISC和CISC的比较

• 1.充分利用VLSI芯片的面积
• 2.提高计算机运算速度
  • 1>RISC指令数，寻址方式和指令格式种类少，指令编码很有规律，因此译码速度快
  • 2>RISC机内通用寄存器多，减少了访存次数，可加快运行速度
  • 3>RISC采用寄存器窗口重叠技术，程序嵌套时不必将寄存器内容保存到存储器内
  • 4>RISC采用组合逻辑控制，比采用微程序控制的CISC机的延迟小，缩短了CPU的周期
  • 5>RISC机选用精简指令系统，适合于流水线工作，大多数指令在一个时钟周期内完成
• 3.便与设计，可降低成本，提高可靠性
• 4.有效支持高级语言程序

CPU功能

• 対冯·诺依曼结构的计算机而言，一旦程序进入存储器后，就可由计算机自动完成取指令和执行指令任务，控制器就是专用于完成此项工作的
• 它负责协调并控制计算机各部件执行程序的指令序列，其基本功能是取指令，分析指令和执行指令
  • 取指令
    • 控制器必须具备能自动地从存储器中取出指令的功能
  • 分析指令
    • 1>分析指令要完成什么操作（控制器发出什么操作指令）
    • 2>分析参与这次操作的操作数地址（操作数有效地址）
  • 执行指令
    • 根据分析指令产生的操作命令和操作数地址要求，形成操作控制信号序列

指令周期的基本概念

• CPU每取出并执行一条指令所需的全部时间称为指令周期，也即CPU完成一条指令的时间

指令流水原理

• 类似工厂装配线装，配线利用了产品在装配的不同段其装配过程不同这一特点使不同产品处在不同装配段上，即每个装配段同时对不同产品进行加工

• 可以大大提高装配效率，这种思想利用到指令执行上，就引出指令流水概念

• 指令处理过程细分：

  • 取址（FI）
  • 指令译码（DI）
  • 计算操作数地址（CO）
  • 取操作数（FO）
  • 执行指令（EI）
  • 写操作数（WO）

影响流水线性能因素

• 1.结构相关
  • 多条指令进入流水后，硬件资源满足不了指令重叠执行的要求时产生
• 2.数据相关
  • 指令在流水线中重叠执行时，当后继指令需用到前面指令执行结果时产生
• 3.控制相关
  • 当流水线遇到分支指令和其他改变PC指令时引起

指令流水的性能

• 吞吐率
• 加速比
• 效率

实际吞吐率=执行指令数/时钟周期x所花费时钟周期个数

加速比=非流水所需时钟周期个数/流水执行时钟周期个数

中断请求标记

• 为判断是哪个中断源提出请求，在中断系统中必须设置中断请求标记触发器（INTR）

中断判优逻辑

• 任何一个中断系统，在任一时刻，只能响应一个中断源的请求
• 但许多中断源请求提出都是随机的，当某一时刻有多个中断源提出中断请求时，中断系统必须按优先顺序予以响应，称中断判优
  • 硬件实现
    • 1.链接排队器
    • 2.设在CPU内
  • 软件排队
    • 通过编写查询程序程序实现

CPU响应I/O中断的条件是允许中断触发器必须为"1"

• 与响应I/O中断一样，CPU总是在指令执行周期结束后，响应任何中断源的请求

中断隐指令

• CPU响应中断后，进入中断周期完成
  • 1>保护程序断点
  • 2>寻找中断服务程序的入口地址
  • 3>关中断

多重中断

• CPU正在执行某个中断服务程序时，另一个中断源又提出了新的中断请求，而CPU又响应了这个请求，暂时停止正在运行的服务程序，转去执行新的中断服务程序称多重中断

实现条件

• 1.设置"开中断"指令
• 2.优先级别高的中断源有权中断优先级别低的中断源

屏蔽技术

• 屏蔽触发器与屏蔽字

  • 每个中断请求触发器就有一个屏蔽触发器，将所有屏蔽触发器组合在一起，便构成了一个屏蔽寄存器，屏蔽寄存器内容称为屏蔽字

• 屏蔽技术可改变优先等级

  • 屏蔽字与中断源优先级一一对应

取指令过程

• PC->MAR
• I->R
• M(MAR)->MDR
• MDR->IR
• OP(IR)->CU
• (PC)+1->PC

指令周期，机器周期，时钟周期

• 一个指令周期包含若干个机器周期，一个机器周期又包含若干个时钟周期（节拍），每个指令周期内的机器周期数可以不等，每个机器周期内的节拍数也可以不等。

• 指令周期：CPU取出并执行一条指令所需的全部时间，即完成一条指令的时间

• 机器周期：所以指令执行过程中的一个基准时间，通常以存取周期作为机器指令

• 时钟周期：机器主频倒数也称节拍，是控制计算机操作的最小时间单位

• 一个指令周期可以保含若干个机器周期

• 一个机器周期可以包含若干个时间周期

时钟周期=1/主频

微操安排注意：

• 1.微操次序不易改，所以操作先后顺序
• 2.凡被控对象不同微操作，若能在一个节拍内执行，应尽可能安排在同一节拍内节省时间
• 3.微操占时间不长，应安排一节拍内完成，允许有先后次序

组合逻辑设计步骤

• 1.列出微操作命令的操作时间表
• 2.写出微操命令的最简逻辑表达式
• 3.画出微操作命令逻辑图

微操提出

• 英国剑桥教程 M.V.Wilkes 1951年
• 为克服指令逻辑控制单元线路庞杂的缺点，大胆采用与存储程序相类似方法解决微操命令序列形成

微指令格式

• 1.水平型微指令
  • 一次能定义并执行多个并行操作的微命令
• 2.垂直型微指令
  • 采用类似机器指令操作码的方式，在微指令中设置微操作码字段
  • 由微操作码规定微指令的功能

两者比较

• 1.水平微指令比垂直微指令并行操作能力强，效率高，灵活性强
• 2.水平微指令比垂直微指令所需微操指令数目少，速度比比垂直微指令快
• 3.水平微指令用较短微程序结构换取较长微指令结构，垂直微指令相反
• 4.水平微指令与机器指令差别大，垂直微指令与机器指令相似