在经历了用最简单的算法用matlab仿真出DTMF信号之后,需要在Quartus2开发环境,在FPGA平台上面写verilog语言来生成信号。特此我参考了一些案例并且用DDS思路来理顺。
整体的逻辑很重要,首先,我们要知道DTMF信号是由两个频率结合产生的,那么我们在电话上手机上拨号的时候,拨号后的服务器就要知道什么时候我们拨了什么号码,拨了多少个号码,拨号结束之后就要生成具体的两个频率的正弦信号相叠加就是我们所需要号码的DTMF信号。
所以一开始需要有一个模块作为command命令控制下一个模块产生DTMF信号,我们输入段CLK,busy信号,错误标志信号。输出端有有效valid信号,使能信号enable,码字信号,寄存器段有存码字的buffer,拨号时间,码字的指针,码字的数量,还有有必要的拨号状态机和延迟。
initial初始化一次,假设码字数量为5,在码字buffer里面存下我们的数值号码0-9,A-F,如果不算ascii码的话,我们可以从0-15,正好16个数字。
接下来就是模块作用语句了,always@(posedge clk)。如果定时器超时了并且还不忙,说明下一次拨号开始,计时器重新计时,否则时间还在累计,说明还在拨号。
后一个模块就是一个状态机了,这个状态机制完整地表现了这个command命令模块的精髓。
case(call_state)
状态0的时候,如果是要开始拨号了,那么状态加一,有效信号valid为1,码字指针先初始化为0,即马上开始。
状态1的时候,码字buffer[码字指针],这样就从buffer中吧数字取出来传给码字,之后指针加一,使能信号为1,状态加一,注意这里最好有一个延迟,给足够的时钟信号,来传递码字,方便下一个模块使用。
状态2的时候,如果延迟已经为0,状态加一,否则延迟时间由10-1,9-1这样这样衰减。此时使能信号为0.
状态3时,如果码字指针等于码字数量的话,就表明拨号结束。如果不等,状态就回到1,继续拨号。
最重要的莫过于这个模块了——拨号模块,前一个command要有输出接口来控制拨号音模块,之前说了接口有valid,使能,码字,取消命令。那么我们这个信号生成模块还要来一个CLK,输出DTMF_out,busy,还有错误标志。
寄存器有很多,这里有DTMF信号的频率表,码字持续时间,计时器,码字buffer,码字数量,时间超时标志,开始生成DTMF标志,指针,输出使能,DTMF_out,地址。还有就是DDS里面的一些寄存器了。
还是讲思路逻辑吧。不得不讲道DDS的前世今生。
如上图,这里有个数学模型,N位的相位累加器由N位加法器和N位的累加寄存器组成,每来一个时钟脉冲clk,N位加法器将频率控制字(相位步长)与N位累加寄存器输出的累加相位数据相加,并把相加后的结果送至累加寄存器的输入端。
相位累加器在基准时钟的作用下,进行线性相位累加,当相位累加器加满量时就会溢出,这就完成了一个周期。我们后面会讲。
这里有个数学公式,S(t) = cos(2*pi*f*t + phase),现在用采样时钟fclk来采样。得到S(n) = cos(2*pi*n*f/fclk + phase),那么我们这里做一个变化,就是把n写成(n-1+1)这样把这个变换带入原式中去就可以得到θ(n)=θ(n-1) + cos(2pi*f/fclk),这里说明该相位序列的特性就是线性,即相邻样值之间是一个递归,相位增量δθ就是一个常量,只和f有关相位增量就是相位步长,就是频率控制字step_phase.
频率除以clk,f/fclk = K/M,即δ = 2pi*K/M.由公式可知,若将2pi的相位均匀量化成M等分f=K*fclk/ M,相当于f以采样频率fclk每次加一次,这就是为什么相位步长和频率f那么有关系了,所以叫频率控制字。这些相位步长加上一个phase相位后,就能够具体的在ROM中寻找地址并且找到对应的波形数据,最后便是我们想要的那个频率的正弦波形。
但是!我们这里需要的是给定好的频率,就是我们自己拨了什么号码,这些号码有固定的两个频率组合成DTMF信号,我们这里用到了一个逻辑去生成信号。
就是前面的command模块输入进来的valid为高电平后,开始把码字存在码字buffer中,码字的数量逐个加一。如果时间超出了定时器,或者码字数量大于所规定的最大数量,表明超时了。如果valid为低电平,就说明拨完号码了,如果码字数量大于0,就要在下一个模块确确实实输出DTMF信号了。
当上一个模块的DTMF_start后,这个模块就是产生信号的了,我们要从我们放入initial里面初始化的frequency.txt文件中取出我们所需要的两个频率,就是我们之前的指针所指向的那个码字BUFFER里的数字,加上个基地址,就是真正的地址,最后所取到的频率就是频率表中的两个,一个在前,一个在后,就代表着这个按键符号的两个频率,都已经写好成一个数组放进.txt里面用$readmemh去读了。
取到了两个要的频率,我们要的是正弦函数的函数值。这就需要调用另外一个模块了,就是我们之前说的DDS思路,知道了f我们要的频率,除以频率分辨率(fclk/2^N)就是相位步长,相位累加器不断地把相位步长累加起来,直到最后溢出,截断后面的小数部分,我们需要的是定点部分。
因为我们是利用一个sin函数表,在2pi为一个周期内,我们用10位也就是1024个点位来代表,但是这里又要注意,因为是一个周期以后相位就溢出,所以我们最后得到的地址是高10位的相位累加器结果加上所需要的初始相位得到的。有了具体的地址就能够在sin函数表中选出期望的sin函数值。
这里有两点需要重视:
1.如果存储1024个数据的sin值,位数是10位,存储器存储的容量会被占用,我们可以压缩存储的数据来等效的增大ROM数据(或者自定数组数据)的寻址位。最简单的方案即是保存正弦波【0-pi/2】区间的数据,然后利用对称性来回复其它象限的数值,这样一来可以用256个数据得到1024个sin函数值。
2.由于我们一般认识的DDS是从ROM当中读取的数据(sin函数值等波形数据),但是如果我们用IP核的rom来存数据,用高级语言来生成.mif文件存在rom里面,在Altera的Quartus可以,但是如果要移植到Xilinx的ise上面就不能用了。所以这里我们运用自己写的一个sin函数表,用$readmemh系统工具来读取,最后只需把两个函数值相加就得到了DTMF信号。
为了让接受检测模块能够稳定工作,要延迟10个clk之后输出一个使能信号高电平给接受模块。
最后如果拨号指针等于码字数量,就表明拨完了,状态机也置为0,没拨完就指针继续加一。
整个DTMF信号生成思路就是这样。